联想
Staff DFT Engineer
Staff DFT Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Atpg
Dft
Eda工具
Jtag
Mbist
Soc/Asic
形式验证
芯片测试
值不值得投
76综合评分
综合评分 76
高级芯片DFT岗位，技术深度与成长性强，但工作模式信息有限，需现场办公。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3.5万
比硬件工程中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 350 个在招 · 其中硬件工程 15 个
市场机会
选择面较广
西安 · 硬件工程 · 约 170 个在招
职位详情
关于这个职位
这是联想芯片设计团队的高级可测试性设计（DFT）工程师岗位
工作核心是负责SoC/ASIC芯片的DFT架构规划、设计实现、验证以及量产支持
需要深度参与芯片从设计到量产的全过程，确保芯片的可测试性和生产质量
该职位对芯片设计流程理解、DFT技术专项能力和团队协作有较高要求
最低要求
具备SoC/ASIC芯片DFT开发经验，能够独立完成DFT架构设计、实现及验证工作
熟悉主流DFT技术及方法，包括Scan Insertion、ATPG、MBIST、JTAG、OCC、Compression、SSN等相关技术
熟悉芯片测试原理及测试流程，具备测试策略制定和测试覆盖率优化能力
熟悉DFT约束编写及时序分析，能够支持Timing Closure及Signoff相关工作
熟悉ATPG Pattern生成、Fault Simulation及Coverage Analysis流程，具备测试质量分析和优化能力
熟悉DFT功能验证方法，包括形式验证、Pattern Simulation等验证流程
了解芯片设计全流程，能够与前端设计、验证、后端实现及测试团队进行高效协作
具备芯片Bring-up、ATE调试、量产测试支持或良率优化相关经验者优先
具备良好的问题分析与解决能力，能够快速定位并推动复杂技术问题闭环处理
具备良好的沟通协调能力、团队协作意识及技术文档编写能力
对先进DFT技术、EDA工具及行业发展趋势保持持续关注，具备持续学习和技术创新意识
工作职责
负责SoC/ASIC项目DFT架构规划与实现，包括Scan Insertion、ATPG、MBIST/Repair、Boundary Scan（JTAG）、OCC、Compression及SSN等DFT模块的设计与集成
制定芯片DFT解决方案及测试策略，完成模块级与芯片级DFT架构设计、实现及交付
负责DFT相关约束（SDC）的编写与维护，协同前端及后端团队完成Timing Closure及Signoff工作
负责ATPG Pattern生成、Fault Simulation、Coverage Analysis及Coverage优化，持续提升测试覆盖率和测试质量
负责DFT功能验证工作，包括形式验证（Formal Verification）及Pattern Simulation，确保DFT逻辑功能正确性
与设计、验证、后端及测试团队紧密协作，推动DFT相关问题的分析、定位及解决
参与芯片Bring-up、量产测试支持、ATE调试及良率提升（Yield Improvement）工作，保障产品顺利导入量产
编写并维护DFT设计规范、开发流程文档及相关技术文档，提升团队开发效率及项目规范化水平
持续跟踪先进DFT技术及EDA工具发展趋势，推动DFT流程优化和测试能力提升
优先资格
具备芯片Bring-up、ATE调试、量产测试支持或良率优化相关经验者优先
AI 洞察
优缺点分析
优点
- 岗位技术深度高，能深入参与芯片核心环节，专业壁垒强
- 直接关联芯片量产与产品质量，工作成果可见度高
- 处于芯片设计关键技术领域，行业需求稳定且价值突出
- 工作涉及与设计、验证、后端等多团队紧密协作，对沟通能力要求高
- 适合拥有扎实芯片设计基础、对测试与验证领域有浓厚兴趣、享受通过技术手段保障产品质量的硬件工程师
缺点 / 挑战
- 需要持续学习先进的EDA工具和DFT技术，技术更新压力大
- 作为高级岗位，需对复杂的芯片测试问题负责，问题定位与解决压力高
角色解读
- 在技术路线上，可以深耕DFT技术，成为该领域的专家或架构师
- 在项目角色上，可以从执行者成长为技术负责人，主导复杂芯片项目的DFT规划与交付
- 你将负责芯片的可测试性架构设计与实现，确保芯片在生产出来后能被高效、准确地测试
- 你将深入芯片设计全流程，从前期的架构规划到后期的量产支持，是保障芯片量产质量的关键技术角色
- 需要精通DFT核心技术（如Scan、ATPG、MBIST等），熟悉EDA工具，并具备从设计、验证到测试的全链条协作能力
- 问题分析与解决能力以及对行业新技术的学习跟进至关重要
申请策略
- 研究联想及其竞争对手在芯片领域的布局和产品，理解该岗位可能服务的业务方向
- 在面试中，准备清晰讲述自己如何处理过一个复杂的DFT或芯片测试问题
- 重点突出过往的DFT项目经验，尤其是独立负责模块或芯片级DFT架构设计与实现的经历
- 列举熟练掌握的DFT技术点（如ATPG、MBIST）和EDA工具（如Synopsys Tessent）
- 描述通过DFT手段提升测试覆盖率、优化测试质量或支持良率提升的具体案例与成果
- 系统性地深入学习或复习一种主流的DFT全流程解决方案
- 了解前沿的DFT技术趋势，如嵌入式DFT、安全测试等
- 提升与上下游团队（设计、验证、测试）的协作沟通技巧
面试指南
- 使用STAR法则（情境、任务、行动、结果）来结构化你的项目经验回答
- 在回答技术问题时，遵循“分析问题-定义范围-尝试方案-验证结果-总结优化”的逻辑链条
- 对于开放性或前瞻性问题，结合过往经验与行业公开信息，展示你的思考深度和学习能力
- 请介绍一个你独立负责的、最具挑战性的DFT项目，你在其中扮演了什么角色，解决了哪些关键问题？
- 在芯片Timing Closure阶段，DFT插入可能带来时序影响，你会如何与后端团队协同解决这个问题？
- 如何评估和提升一个复杂SoC的DFT测试覆盖率？请描述你的方法论
- 如果芯片在量产阶段出现某个功能测试通过率异常低，你的排查和分析思路是什么？
- 你对DFT技术的未来发展（如与AI、安全结合）有什么看法？
职位点评
薪资福利75
成长发展85
工作生活65
使命价值80
薪资福利
75中等
该岗位为上市企业的正式高级技术岗位，应能提供市场水准的薪资和标准福利保障，满足基本的经济安全需求。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
85较高
岗位要求精通DFT全流程并紧跟技术前沿，能提供深度的技术积累和职业能力提升，对个人专业成长驱动力强。
技术前沿主流现代技术
技术栈DFT、ATPG、Scan Insertion、MBIST、JTAG、EDA工具
成长机会持续跟踪先进DFT技术及EDA工具发展趋势、推动DFT流程优化和测试能力提升
业务类型ambiguous
工作生活
65中等
工作地点明确为现场办公，但JD未提供任何关于弹性工作、WLB的具体信息，工作强度与灵活性存在不确定性。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
DFT是保障芯片成功量产的关键环节，直接关系到产品可靠性和市场交付，工作成果具有重要的技术价值和产业意义。
行业发展稳定成熟行业
社会影响中性/一般
使命信号保障产品顺利导入量产
创新程度积极采用新技术
Watch Jobs