联想
CPLD Engineer
CPLD Engineer
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
值不值得投
69综合评分
综合评分 69
跨国巨头硬件研发岗，技术平台广阔，但JD信息较少且薪资与WLB情况未明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
1.8万
比硬件工程师中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 340 个在招 · 其中硬件工程师 11 个
市场机会
选择适中
台北 · 硬件工程师 · 19 个在招
职位详情
关于这个职位
JD 无有效信息，详情请咨询招聘方
AI 洞察
优缺点分析
优点
- 联想作为全球领先的科技巨头，能提供接触顶尖硬件产品和庞大研发资源的机会
- CPLD/FPGA技术在服务器、AI基础设施等领域需求稳定，职业生命周期长
- 技术迭代相对软件较慢，需要长期深耕积累
- 适合具备扎实数字电路基础、对底层硬件逻辑设计有浓厚兴趣，且追求在大型科技企业长期发展的工程师
缺点 / 挑战
- 硬件底层开发对严谨性要求极高，排查时序和信号问题可能面临较大压力
角色解读
- 从初级逻辑设计工程师成长为高级CPLD/FPGA专家，或向系统架构师方向发展
- 在服务器、网络设备等复杂硬件系统中积累深厚的底层逻辑设计经验
- 负责CPLD（复杂可编程逻辑器件）的逻辑设计、代码编写与仿真验证
- 参与硬件系统的板级调试，解决信号完整性及逻辑时序问题
- 配合硬件和软件团队完成产品从原型到量产的交付
- 熟练掌握Verilog/VHDL等硬件描述语言
- 熟悉Xilinx或Altera等主流FPGA/CPLD开发工具及仿真软件
- 具备扎实的数电模电基础及板级调试能力
申请策略
- 由于JD信息较少，建议在求职信或面试中主动询问该岗位具体负责的产品线，以便更有针对性地准备
- 突出过往在CPLD/FPGA项目中的具体贡献，如逻辑资源优化、时序收敛及板级调试经验
- 展示熟悉的开发工具链及参与的量产项目经历
- 建议复习高速信号完整性基础及PCIe/DDR等常见接口协议
- 可提前了解联想在服务器或AI基础设施方面的硬件架构知识
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述项目经验，重点突出你分析问题、定位根因并最终解决问题的逻辑过程
- 请描述一个你解决过的最复杂的CPLD/FPGA时序收敛问题
- 在板级调试中，你通常使用哪些仪器排查信号完整性问题？
- Verilog中阻塞赋值与非阻塞赋值的区别及应用场景是什么？
- 准备1-2个深度参与的硬件逻辑设计项目案例，复习数字电路基础及常见硬件接口协议
- 了解联想近期发布的服务器或AI硬件产品，思考底层逻辑设计在其中的应用
职位点评
薪资福利70
成长发展75
工作生活60
使命价值70
薪资福利
70中等
JD未披露薪资，但联想作为跨国巨头，薪酬福利体系通常较为完善且具备市场竞争力。
薪资信号未披露（AI估算：1.3千–2.2万/月）
成长发展
75中等
联想在AI和基础设施领域持续投入，能提供接触前沿硬件技术的机会，但JD未提及具体培训体系。
技术前沿主流现代技术
技术栈CPLD
业务类型ambiguous
工作生活
60中等
JD未提及工作模式与加班情况，台北科技园区的硬件研发岗位通常需配合项目进度，WLB情况无法准确判断。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
联想致力于提供智能科技，在AI和可持续计算方面有明确愿景，具备一定的社会价值与行业影响力。
行业发展稳定成熟行业
社会影响中性/一般
使命信号deliver Smarter Technology for All、building a more equitable, trustworthy, and smarter future
创新程度积极采用新技术
联想 的其他在招职位
相似职位推荐
Watch Jobs