全定制存算电路实习生

优缺点分析

角色解读

• 实习期按校招标准培养评估，表现优秀可转正，提前进入校招正式岗位
• 可沿全定制电路设计/存算一体芯片方向深入，向电路设计工程师、版图/验证或架构方向拓展
• 积累先进工艺、SRAM macro、MAC、PPA优化和Design Kits交付经验，提升芯片设计全流程能力
• 参与先进工艺下SRAM存算电路的全定制设计，负责SRAM macro外围电路及乘加MAC电路的设计、优化与验证
• 对电路各组件做MOS级仿真，与Top Level协同评估PPA，并配合Layout工程师完成版图设计
• 完成存算电路的Verilog建模，生成Design Kits交付件并做质量检查
• 微电子/集成电路/电子科学等专业硕博背景，掌握模拟电路、半导体器件、数字电路基础
• 理解MOS器件特性与失配来源，具备全定制电路设计和MOS级仿真能力
• 熟悉Linux环境，了解Cadence/Synopsys MOS级设计工具，并能用Python/Shell/Perl/SKILL中至少一种脚本
• 逻辑清晰、主动钻研，具备沟通与文档表达能力

申请策略

• 投递前确认深圳/上海的具体工作地点和实习时长要求，准备好可实习时间
• 了解安克创新的业务与芯片/研发团队方向，在简历和面试中体现长期成长意愿与转正意向
• 突出SRAM、模拟电路、半导体器件、数字电路课程/项目成绩，列明MOS级仿真或全定制设计经历
• 展示Cadence/Synopsys等EDA工具使用经验，以及Linux环境下的设计/仿真流程
• 用项目说明Python/Shell/Perl/SKILL脚本如何提升效率，体现自动化与QA意识
• 如有版图、Verilog建模、PPA优化、流片或芯片竞赛经历，尽量量化成果
• 补齐SRAM macro外围电路、乘加MAC、存算一体架构的基础知识
• 练习MOS级仿真、失配分析、版图配合和Verilog建模，熟悉Design Kits交付与QA流程

面试指南

• 项目类问题用STAR：背景-目标-你的动作-结果，重点讲电路指标、工具、仿真和问题定位
• 技术类问题先给结论再展开：关键模块/指标-影响因素-验证方法-优化取舍
• 协作类问题强调数据与共同目标：用仿真/版图结果对齐，列出取舍方案并推动闭环
• 请介绍你做过的一个模拟/全定制电路项目，如何完成设计和仿真验证？
• SRAM macro外围电路有哪些关键模块？如何评估和优化PPA？
• MOS器件的失配来源有哪些？在存算电路设计中如何考虑？
• 你如何使用Python/Shell/Perl/SKILL提升设计或验证效率？
• 如果与Layout工程师在寄生/面积/时序上有冲突，你会如何协同解决？