楷登电子
Principal Design Engineer (Virtual Solution)
Principal Design Engineer (Virtual Solution)
发布于 大约 18 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
本科
硬件工程
Ai/Ml
Amba
Cxl
Ethernet
Fpga
Palladium
Pcie
Protium
Qemu/Gem5
AI 估算 · 35k–55k
资深工程师岗位，上海外企高级职位，Palladium/Protium技术稀缺，市场薪资偏高，月薪3.5-5.5万合理。
职位详情
关于这个职位
作为楷登电子（Cadence）的Principal Design Engineer，你将负责设计与开发面向仿真/原型验证平台（Palladium, Protium）的系统级AVIP解决方案
工作内容包括构建加速验证IP环境、开发端到端验证流程、优化多协议系统验证性能，并探索AI/ML驱动的验证方法
该职位需要扎实的RTL设计、C/C++和高速协议经验，适合希望在芯片验证前沿技术领域深耕的资深工程师
最低要求
Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or related field with 5-10 years’ experience
Strong expertise in high-speed protocols such as: PCIe, CXL, AMBA, UCIe, Ethernet (at least one)
Strong RTL design experience (SystemVerilog / Verilog)
Strong C/C++ development experience for modeling, testbench, or system integration
Solid understanding of: System-level verification methodologies, Emulation / acceleration flows
Hands-on experience with Palladium / Protium / FPGA / emulation platforms is strongly preferred
Good debugging skills for complex system integration issues
工作职责
Design and develop system-level AVIP solutions for emulation/prototyping platforms (Palladium, Protium)
Build and integrate Accelerated Verification IP environments for complex SoC and subsystem validation
Develop end-to-end verification flows including: AVIP integration, Testbench and system modeling, Bare-metal / driver-level validation
Architect scalable solutions for multi-protocol system validation across multiple clock domains
Optimize solutions for performance, scalability, and emulation efficiency
Develop custom test cases, tools, and automation to enable advanced use models (embedded / co-emulation / hybrid flows)
Work closely with cross-functional teams (PE, AE, customers) to debug and resolve system-level issues
Contribute to next-generation AVIP methodology evolution, including integration with AI/ML-based verification flows
Support customer enablement, including bring-up, debug, and solution deployment
优先资格
Experience developing or using AVIP (Accelerated VIP) solutions
Experience with end-to-end system validation flows (simulation → emulation → prototyping)
Knowledge of UVM and verification frameworks
Knowledge of Qemu/Gem5 or other system emulation projects
Experience with multi-language environments (SV + C/C++ + Python)
Familiarity with Emulation/Prototyping flows
Exposure to AI/ML techniques applied to verification or tooling
Strong problem-solving skills and ability to work independently
AI 洞察
优缺点分析
优点
- Cadence是EDA行业龙头，平台稳定，技术领导力强，职业发展空间大
- 工作涉及前沿AI/ML验证技术，技能积累含金量高，市场稀缺性强
- 与全球顶尖芯片公司（客户）合作，能扩展行业视野和技术人脉
- 工作内容兼具深度与广度，从RTL到系统级验证，能全面提升综合能力
- 对高速协议和验证流程的要求极高，学习曲线陡峭，需要扎实的底层基础
- 涉及客户支持和问题排查，需要较强的沟通能力和快速响应能力
- 适合5年以上经验、对芯片验证有热情、喜欢深入技术底层、愿意在仿真加速领域长期发展的资深工程师
缺点 / 挑战
- 技术更新快，需持续学习新协议和新方法论，有一定工作压力
角色解读
- 技术专家方向：深入AVIP和仿真加速领域，成为公司内部验证方法论的核心贡献者
- 架构师方向：晋升为系统级验证架构师，主导多协议、多时钟域的大规模验证方案设计
- 管理方向：积累团队带领经验，向验证经理或工程总监发展，管理仿真团队
- 设计与开发基于Palladium和Protium仿真平台的系统级加速验证IP（AVIP）解决方案
- 构建并集成加速验证IP环境，用于复杂SoC和子系统的功能验证
- 开发端到端验证流程，包括AVIP集成、测试台建模、裸机/驱动级验证
- 与客户及跨团队协作，解决系统级问题，并参与AI/ML驱动的下一代验证方法论演进
- 精通至少一种高速协议（PCIe、CXL、AMBA、UCIe、Ethernet）
- 扎实的RTL设计能力（SystemVerilog/Verilog）和C/C++开发经验
- 深入理解系统级验证方法论和仿真/加速流程
- 熟练使用Palladium、Protium、FPGA等仿真平台，及UVM、Qemu/Gem5等验证框架
申请策略
- 在面试中准备一个完整的端到端验证案例，从RTL设计到仿真加速的流程，突出你的系统性思维
- 了解Cadence的Palladium和Protium产品线，以及它们在行业中的定位，展示你对公司技术的热情
- 突出你的协议专长（PCIe/CXL等），并附上具体的项目经验，如协议验证或IP集成
- 强调Palladium/Protium/FPGA的使用经验，以及AVIP或UVM框架的实战案例
- 展示C/C++和SystemVerilog的熟练度，特别是跨语言联合调试的经历
- 列举参与过的复杂系统级调试或性能优化案例，体现问题解决能力
- 如果对AI/ML在验证中的应用不熟悉，可以快速学习相关基础概念，如ML模型用于异常检测
- 补充Qemu/Gem5等系统仿真工具的知识，可以通过开源项目实践
面试指南
- 对于项目经验问题，采用STAR法则（情境-任务-行动-结果），具体说明技术细节和你承担的角色
- 对于协议和调试问题，先明确问题背景，然后分层次排查：从接口层、协议层到系统层，并强调工具使用
- 对于AI/ML问题，可从趋势、现状和具体可能的应用（如自动化测试生成、异常检测）来回答，展示学习能力
- 请详细描述你使用Palladium/Protium进行仿真加速的一个项目经验
- 你在PCIe或CXL协议验证中遇到的最大挑战是什么？如何解决？
- 如何设计一个跨多时钟域的AVIP环境？性能优化的关键点是什么？
- 你对AI/ML在验证中的应用有什么理解？请举例说明可能的场景
- 当客户遇到系统级问题时，你的调试思路和步骤是怎样的？
职位点评
71
综合评分
技术领先的EDA岗位，报酬福利好，前沿技术栈，WLB一般，适合技术导向型人才。
更适合这类人
适合追求技术深度和前沿技能成长的工程师，对薪资和WLB有一定要求但更看重职业发展。
表现最好
成长发展
相对薄弱
使命价值
薪资福利85
成长发展90
工作生活60
使命价值50
薪资福利
85较高
Cadence作为上市EDA巨头，薪资福利具有竞争力，但JD未明确薪资范围，且未提及具体福利，评分略降。
薪资信号未披露（AI估算：35K-55K/月）
成长发展
90较高
职位涉及AVIP、AI/ML等前沿技术，与下一代验证方法论直接相关，成长空间极大，且公司注重技术创新。
技术前沿前沿/新兴技术
技术栈AVIP、Palladium、Protium、AI/ML、PCIe、CXL、UCIe、Qemu/Gem5
业务类型ambiguous
工作生活
60中等
办公地点上海，外资公司通常WLB较好，但JD未明确远程或弹性工作，且需要客户支持，可能有加班。
工作模式未明确
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值
50较低
EDA行业服务于芯片设计，间接推动科技发展，社会影响力一般，行业增长稳定但非高增长赛道。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs