楷登电子
Product Engineer II - Memory IP
Product Engineer II - Memory IP
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Ai工具
Ddr5
Dft
Hbm3
Lpddr5
Rtl设计
Si/Pi
静态时序分析
值不值得投
75综合评分
综合评分 75
前沿Memory IP赛道、技术成长空间大、对接全球客户，薪资具竞争力但WLB未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
98 个在招 · 其中硬件工程师 4 个
市场机会
选择面较广
上海 · 硬件工程师 · 约 150 个在招
职位详情
关于这个职位
该职位主要负责Memory IP（如DDR/LPDDR/HBM等）产品的售前技术支持与售后集成部署
你需要作为客户与研发团队的核心接口，协助客户完成RTL仿真、时序收敛及流片后的测试验证，并利用AI工具提升交付质量
最低要求
电子/计算机工程（或类似学位）学士学位，至少2年相关行业经验，或电子/计算机工程（或类似学位）硕士学位
有使用DDR5/4/3、LPDDR5/4/3、HBM3、GDDR6或类似IP的经验
Verilog RTL设计和门级验证经验
综合和静态时序分析经验（物理实现/验证经验是加分项）
熟悉行业标准DFT流程和测试方法
熟悉封装和电路板设计
能够阅读原理图并参与客户电路板/封装实现的SI/PI评审
工作职责
支持pre-silicon集成、使用和实现memory subsystem产品
协助内部系统集成和QA测试（Controller + PHY）
分析解决复杂的子系统应用或实现问题，为客户提供专业指导
支持各种memory PHY和controller SOC集成评审和实现评审
协助客户进行RTL和门级仿真以验证功能
协助客户进行时序收敛和物理集成的其他方面
参与开发和细化产品文档和客户应用检查表
根据需要支持客户的post-silicon bringup和生产测试活动
通过提供及时、彻底和技术准确的客户问题回复来提升客户体验
利用AI驱动的工具和助手提高生产力、改善决策并保持高质量的客户交付物
应用AI驱动的分析工具从复杂数据集中提取见解、识别模式并生成可操作的建议
优先资格
电子/计算机工程（或类似学位）硕士学位，具有2年以上相关行业经验
具有Memory PHY和基于DSP的架构经验
具有嵌入式微控制器固件（FW）经验
AI 洞察
优缺点分析
优点
- 处于半导体IP核心赛道，接触业界最前沿的Memory协议（如HBM3、DDR5），技术壁垒高
- 依托头部EDA/IP企业的平台，能接触到全球顶尖芯片客户，积累丰富的系统级集成经验
- 岗位强调AI工具的应用，有助于培养面向未来的工程效率提升能力
- 作为客户与研发的桥梁，需频繁跨部门、跨时区协作，沟通成本与协调难度较大
- 适合具备扎实数字IC设计基础、对Memory子系统有浓厚兴趣，且具备优秀沟通能力与服务意识的复合型技术人才
缺点 / 挑战
- 需要同时应对售前与售后的多重技术挑战，对多任务并行处理和抗压能力要求较高
角色解读
- 纵向可晋升为高级产品工程师或技术专家，主导更复杂的IP产品线
- 横向可向系统验证、应用工程（AE）或技术销售管理方向发展，成为连接技术与商业的复合型人才
- 作为客户与研发团队的核心技术接口，负责Memory IP（DDR/LPDDR/HBM等）的售前技术支持与售后集成部署
- 协助客户完成RTL仿真、时序收敛、流片后bringup及生产测试等全流程技术落地
- 利用AI工具分析复杂数据并优化产品文档与交付质量
- 扎实的Verilog RTL设计与门级验证能力，熟悉综合与静态时序分析
- 深入理解DDR/LPDDR/HBM等主流Memory IP协议及物理层（PHY）架构
- 具备优秀的跨团队沟通能力与复杂问题排查解决能力
申请策略
- 准备1-2个在过往项目中排查并解决复杂时序或集成问题的具体案例（STAR法则）
- 了解楷登电子在Memory IP领域的最新产品动态及市场定位
- 突出在DDR/LPDDR/HBM等Memory IP相关的RTL设计、验证或集成项目经验
- 强调静态时序分析、DFT流程及SI/PI评审的实际参与经历
- 展现解决复杂子系统应用问题的案例，以及跨团队沟通协作的成功经验
- 深入学习HBM3、DDR5等最新Memory协议规范及PHY架构原理
- 了解并尝试使用AI辅助编程或数据分析工具，提升工程效率
面试指南
- 技术问题采用“背景-问题-分析-解决-结果”的结构，突出技术深度和排查逻辑
- 沟通协作问题采用“理解诉求-评估影响-提出方案-达成共识”的框架，展现同理心与大局观
- 请详细描述你参与过的一个Memory IP（如DDR/LPDDR）集成项目，你负责了哪些具体工作？
- 在进行静态时序分析（STA）时，如果遇到复杂的时序违例，你通常如何排查和解决？
- 作为产品工程师，当客户提出的需求与研发实现存在冲突时，你如何协调沟通？
- 你如何看待AI工具在芯片设计与验证流程中的应用？有过相关实践经验吗？
- 复习Verilog、STA基础及主流Memory协议（DDR5/LPDDR5）的核心特性
- 梳理过往项目中的技术难点，准备好用通俗易懂的语言向非技术背景的客户解释技术问题
职位点评
薪资福利75
成长发展85
工作生活60
使命价值80
薪资福利
75中等
职位处于高壁垒的半导体IP赛道，结合上海地域及经验要求，薪资具备市场竞争力，但JD未详细披露具体薪酬结构与额外福利。
薪资信号未披露（AI估算：2千–3.5万/月）
成长发展
85较高
岗位涉及业界最前沿的Memory协议及AI工具应用，技术栈先进，且作为客户与研发的桥梁，能极大拓宽系统级视野与技术深度。
技术前沿前沿/新兴技术
技术栈Memory IP、DDR5、LPDDR5、HBM3、Verilog、RTL、STA、DFT、AI-powered tools
成长机会develop leaders and innovators
业务类型profit_center
工作生活
60中等
JD未明确说明工作模式与加班情况，但作为需对接全球客户的接口岗位，可能存在跨时区沟通的需求，工作灵活性未明确。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
致力于解决行业顶尖技术难题，推动先进Memory IP的普及，对全球半导体产业链具有重要支撑作用，使命感较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号make an impact on the world of technology、solve problems that others can’t、We’re doing work that matters
创新程度积极采用新技术
Watch Jobs