楷登电子
Lead Design Engineer - Verification
Lead Design Engineer - Verification
发布于 大约 18 小时前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
本科
硬件工程
Amba
Arm
Ddr
Lpddr
Mipi
Pcie
Risc-V
Soc
Systemverilog
AI 估算 · 25k–40k
上海大型上市EDA公司，3-5年硬件验证经验，技术门槛较高，薪资竞争力强。
职位详情
关于这个职位
作为楷登电子的高级设计验证工程师，你将负责SOC和IP模块的验证工作，使用SystemVerilog和UVM等业界标准方法学
与设计团队和客户紧密合作，确保覆盖率和验证目标的达成
这是一个既能深入技术又能与全球团队协作的岗位，适合有3-5年VLSI验证经验的专业人士
最低要求
Bachelor’s or Master’s degree in Electrical/Computer Engineering or related field with 3–5 years of experience in VLSI/SOC design verification.
Strong expertise in System Verilog, UVM, and Verification tools.
工作职责
Develop and execute verification plans for SOC and IP blocks, ensuring design intent and testability.
Perform RTL verification using industry-standard methodologies (e.g., UVM, SystemVerilog).
Collaborate with design engineers to address complex debug issues and optimize verification strategies.
Work closely with customer and internal engineering teams to deliver high-quality support and service.
Participate in coverage analysis, regression testing, and closure of verification goals.
Contribute to the development and enhancement of verification environments and reusable testbenches.
AI 洞察
优缺点分析
优点
- Cadence是EDA行业领导者，平台稳定，技术积累深厚
- 岗位涉及前沿芯片验证技术，技能积累价值高，市场认可度好
- 与全球顶尖客户和团队合作，视野开阔，能接触最先进的SOC设计
- 验证工作对细节要求极高，需要耐心和严谨的逻辑思维
- 工作强度可能较大，项目周期紧，需要应对复杂的调试任务
- 技术更新快，需要持续学习新协议和方法学
- 适合有3-5年验证经验、热爱芯片验证、希望在大平台稳定发展并参与高端项目的技术人才
缺点 / 挑战
暂无明显挑战项
角色解读
- 技术深耕：成为验证专家，主导复杂芯片项目的验证架构
- 项目管理：转型为验证团队负责人或项目经理，协调多团队合作
- 跨领域拓展：学习设计或EDA工具开发，拓宽职业道路
- 制定并执行SOC和IP模块的验证计划，确保设计正确性和可测试性
- 使用SystemVerilog和UVM进行RTL验证，并参与调试复杂问题
- 与客户和内部团队协作，提供高质量的技术支持并推动验证环境优化
- 精通SystemVerilog和UVM验证方法学，具备3-5年VLSI/SOC验证经验
- 熟悉AMBA、PCIe、USB、MIPI、DDR/LPDDR等协议，了解ARM/RISC-V处理器集成
- 具备良好的沟通能力，能够与全球团队协作并解决技术问题
申请策略
- 关注Cadence在AI和高性能计算芯片领域的客户案例，面试时展现对业务的理解
- 突出3-5年UVM/SystemVerilog验证经验，列出成功项目中的覆盖率和bug发现量
- 强调熟悉的协议（如AMBA、PCIe）和处理器集成经验
- 展示与客户或跨国团队的合作案例，体现沟通能力
- 强化UVM高级用法和随机化测试技术
- 学习新的接口协议（如CHI、CXL）提升竞争力
面试指南
- 对于技术问题，结合项目实例，先讲方法再给案例，突出逻辑和结果
- 对于协作问题，展示主动沟通和系统化思考的能力，强调团队目标
- 请简述UVM验证环境的搭建流程和关键组件
- 如何处理验证中的覆盖率不收敛问题？
- 描述一次你解决的复杂调试案例，如何定位根因？
- 你熟悉哪些总线协议？比较AMBA和PCIe的验证差异
- 如何与设计团队协作以避免验证遗漏？
- 复习UVM核心概念，准备好一个完整的验证项目经验
职位点评
66
综合评分
大平台、技术主流、薪资竞争力中等，现场办公且WLB不明确。
更适合这类人
适合追求技术成长和稳定平台、能适应一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展80
工作生活50
使命价值60
薪资福利
75中等
Cadence作为已上市大型企业，薪资福利具有竞争力，工作稳定，但薪资面议未明确具体数字。
薪资信号面议 (25K-40K/月)
成长发展
80较高
岗位使用业界主流验证技术，涉及前沿芯片项目，技能提升空间大，但成长路径未明确提及。
技术前沿主流现代技术
技术栈SystemVerilog、UVM、VLSI、SOC、Verification、AMBA、PCIe、USB、MIPI、DDR、LPDDR、ARM、RISC-V
业务类型ambiguous
工作生活
50较低
工作地点在上海，要求现场办公，未提及弹性工作或WLB信息，可能加班较多。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
Cadence作为EDA龙头，为芯片设计提供基础工具，有行业影响力，但岗位直接社会意义不明显。
行业发展稳定成熟行业
社会影响中性/一般
使命信号make an impact on the world of technology
创新程度稳健跟随主流
Watch Jobs