(Sr.) Staff Package Design Engineer - MIS substrate/FC expose die (Experienced in Power or Gan is requried)

优缺点分析

角色解读

• 可向首席封装专家（Principal Staff）或技术研究员方向发展，也可转型为封装技术团队负责人或研发项目经理
• 负责功率SiP、晶圆级、倒装芯片等先进封装的设计与开发
• 与OSAT和代工厂合作优化封装工艺，解决生产中的技术问题，确保产品高质量量产
• 参与制定封装路线图和设计规范，推动封装技术创新
• 需要深厚的半导体封装工艺知识，特别是功率模块和倒装芯片技术
• 熟练掌握DOE、SPC等统计分析工具，具备出色的跨部门沟通与项目管理能力

申请策略

• 了解瑞萨在汽车和工业半导体领域的最新产品布局，展现对公司“TAGIE”文化的认同
• 突出在功率SiP、倒装芯片或GaN封装方面的具体项目经验和量产成果
• 强调与OSAT合作优化工艺、提升良率或解决重大技术难题的案例
• 深入了解面板级封装（PLP）等前沿封装技术，提升跨文化沟通和供应商管理能力

面试指南

• 采用STAR法则，重点突出技术难点分析、DOE设计思路、跨部门协作过程以及最终的良率提升或成本降低数据
• 请分享一个你主导的功率SiP或倒装芯片封装开发项目，遇到了哪些工艺挑战及如何解决？
• 在与OSAT合作进行DOE优化时，你如何确保工艺规范的有效落地？
• 面对内部客户投诉，你如何联合质量和产品团队快速定位并解决封装失效问题？
• 复习先进封装（如Flip-chip, Wafer level）的可靠性测试标准和失效分析（FA）方法
• 准备几个与供应商（OSAT）博弈或合作的成功案例