联发科
Advanced Process & Package Technology Development Engineer/Technical Manager
Advanced Process & Package Technology Development Engineer/Technical Manager
发布于 2 小时前中层管理(经理/总监)
全职员工仅现场办公工艺工程
工艺工程
3Dic
先进制程
先进封装
半导体器件物理
失效分析
新产品导入
晶圆厂
良率提升
值不值得投
80综合评分
综合评分 80
联发科先进制程与封装研发核心岗，技术前沿且成长空间极大，薪资优厚但工作强度与压力较高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
2.7万
比工艺工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 460 个在招
市场机会
选择不多
新竹 · 工艺工程 · 6 个在招
职位详情
关于这个职位
该职位负责先进制程与先进封装技术的研发，涉及7nm至2nm等前沿节点工艺、半导体器件物理、良率与失效分析以及Chiplet和3DIC封装技术
要求具备5年以上晶圆厂工作经验，致力于推动下一代芯片制造与封装技术的落地与优化
最低要求
具备7nm/5nm/3nm/2nm先进工艺技术研发经验
具备先进器件技术研发经验（半导体器件物理）
具备先进良率(YE)与失效分析(FA)技术研发经验（IP测试芯片流片、DRC审查、诊断、失效分析、材料分析）
具备先进新产品导入(NPI)技术研发经验（首次NTO产品流片、DRC审查、DOE与corner plan、良率分析、MP window）
具备先进Chiplet和3DIC封装技术研发经验
拥有5年以上晶圆厂(Foundry)工作经验
工作职责
先进制程技术研发
先进封装技术研发
AI 洞察
优缺点分析
优点
- 处于半导体行业最前沿（2nm/3DIC），技术壁垒极高，职业护城河深
- 依托联发科的平台资源，能接触到全球顶级的流片与封装项目，积累稀缺经验
- 适合在晶圆厂有扎实工艺与良率分析经验，对半导体物理和先进封装有浓厚兴趣，且抗压能力强的资深技术人才
缺点 / 挑战
- 先进制程研发难度极大，面临极高的技术挑战与良率压力
- 需要持续跟进最新技术节点，学习曲线陡峭，工作强度与项目压力较大
角色解读
- 可向资深技术专家（Principal Engineer）或技术管理路线（研发总监/处长）发展
- 成为下一代芯片制造与封装领域的领军人物，掌握行业核心技术壁垒
- 负责7nm至2nm等先进制程及Chiplet/3DIC先进封装技术的研发与优化
- 主导新产品导入（NPI）过程中的流片、DRC审查、良率分析及失效诊断
- 需具备深厚的半导体器件物理基础，精通先进制程与封装工艺
- 拥有5年以上晶圆厂实战经验，熟悉IP测试芯片流片及良率提升方法
申请策略
- 强调在Foundry的跨部门协作经验，展现解决复杂工艺问题的系统性思维与团队管理能力
- 重点突出在7nm/5nm/3nm等先进节点的流片经验、良率提升（YE）及失效分析（FA）的具体案例与数据成果
- 详细列出在Chiplet或3DIC封装技术中的实际项目经验及解决复杂工艺问题的系统性思维
- 深入了解Chiplet和3DIC等先进封装技术的最新进展，补充半导体器件物理及新产品导入（NPI）流程的系统性知识
- 复习并强化DOE设计、corner plan及良率分析的高级统计与工程方法
面试指南
- 采用STAR法则（情境、任务、行动、结果），重点突出数据支撑（如良率提升百分比、失效定位时间缩短等）和跨团队协作能力
- 请分享一个你在先进制程（如7nm/5nm）中解决良率问题的成功案例
- 在Chiplet或3DIC封装技术中，你遇到过哪些主要的技术挑战？如何克服？
- 请描述一次新产品导入（NPI）过程中，你如何通过DOE和corner plan优化MP window？
- 在失效分析（FA）中，你通常使用哪些材料分析手段来定位根本原因？
- 复习半导体器件物理基础及先进封装（如TSV、微凸块）的最新技术文献
- 准备好过往项目中关于DRC审查、DOE设计及良率分析的详细技术细节与数据
职位点评
薪资福利85
成长发展95
工作生活50
使命价值80
薪资福利
85较高
联发科作为半导体巨头，提供具有市场竞争力的薪资与丰厚的年终分红，符合资深技术人才的薪酬预期。
薪资信号未披露（AI估算：1.8千–3.5万/月）
成长发展
95较高
岗位直接涉及2nm、Chiplet等全球最前沿的半导体技术，技术成长空间与行业视野极佳。
技术前沿前沿/新兴技术
技术栈7nm/5nm/3nm/2nm、Chiplet、3DIC、Semiconductor Device Physics、Yield Enhancement、Failure Analysis
业务类型ambiguous
工作生活
50较低
JD未提及工作模式与WLB信息，但半导体先进制程研发通常面临较高的项目压力与现场办公需求。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
推动摩尔定律延续与先进封装技术落地，对全球半导体产业发展具有重要战略意义。
行业发展高速增长赛道
社会影响中性/一般
创新程度开拓性创新（行业首创）
联发科 的其他在招职位
相似职位推荐
Watch Jobs