卓胜微
技术专家-测试平台
技术专家-测试平台
发布于 大约 16 小时前中层管理(经理/总监)
全职员工仅现场办公芯片设计
芯片设计
Ads
Ate测试平台
Eda工具
Hfss
芯片测试
Pe/Pmu/Dps
Sige/Bicmos/Cmos/Soi工艺
值不值得投
72综合评分
综合评分 72
技术深度极高的芯片测试平台领军人物，成长空间大，但工作强度与WLB预期需合理管理。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
45K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 320 个在招 · 其中芯片设计 11 个
市场机会
选择不多
无锡 · 芯片设计 · 7 个在招
职位详情
关于这个职位
作为公司测试平台的核心技术领军人物，您将主导芯片测试平台（如CP测试、ATE测试）的技术架构设计与能力建设
工作涵盖从技术规划、标准制定到核心工具研发的全流程，并为团队提供技术赋能，是连接芯片设计验证与测试实现的关键角色
最低要求
一、硬性准入条件
学历：微电子、电路与系统等相关专业硕士或者博士，研究方向为RF/模拟/通讯系统和芯片设计
核心硬条件：具备10年以上测试开发或测试平台相关经验，有大型测试平台、测试框架建设实战经验优先，有芯片ATE测试平台开发经验更佳
基础能力：CET-6及以上，可熟练阅读英文文献、开展英文技术交流
二、技术能力要求
架构与模块设计： 精通ATE测试系统架构及应用场景需求，熟悉 PE（Pin Electronics）、PMU（Parametric Measurement Unit）、DPS（Device Power Supply）等芯片架构设计
高速与精密电路设计：熟悉高速比较器、可编程增益放大器、精密DAC/ADC等核心IP设计，精通低噪声、高带宽、高精度模拟/混合信号链路设计
工艺能力： 熟悉 SiGe、BiCMOS、CMOS、SOI 等工艺平台，具备Foundry流片对接、器件特性建模、工艺调试与问题排查能力
全流程研发：熟练使用ADS、Cadence、HFSS等EDA工具，精通芯片设计、版图、电磁/数模混合仿真，掌握器件建模、寄生提取、去嵌入核心技术
测试闭环能力：熟悉芯片测试验证流程，可独立制定测试方案，精准排查仿真与测试偏差，完成研发迭代闭环
技术攻关：可解决高精度测试芯片的线性度、噪声、速度等关键性能瓶颈，具备 ATE应用场景 的深度理解能力
四、综合素质特质
具备良好的系统思维与抽象能力，能独立设计复杂测试系统
沟通协调能力强，能推动跨团队技术合作
结果导向、ownership突出，具备优秀的技术输出与团队赋能能力
工作职责
工作职责:
作为公司测试平台的核心技术领军人物，主导测试平台的技术架构设计与能力建设，包括CP测试平台，ATE测试平台和高性能测试机台
面向芯片测试和系统验证等业务场景，负责测试平台规划、技术标准制定、核心工具研发及团队技术赋能
优先资格
三、优先加分项
有测试平台产品研发经验优先
有PE、PMU、DPS芯片研发经验优先
拥有ISSCC、JSSC等顶会顶刊论文或核心技术专利优先
具备技术路线规划、射频IP库搭建、团队技术赋能经验优先
具备测试系统/ATE行业经验（Advantest、Teradyne等）优先
AI 洞察
优缺点分析
优点
- 岗位是技术领军人物，直接参与公司核心竞争力（测试平台）的构建，技术影响力大
- 技术深度要求高，涉及芯片设计、工艺、测试全链条，能获得全面的技术积累
- 对综合技能要求极高，需要同时具备深厚的芯片设计功底和测试系统实战经验，学习曲线陡峭
- 芯片测试平台开发需要长时间的钻研和问题排查，工作强度可能较大
缺点 / 挑战
- 面向前沿的芯片测试领域，技术挑战性强，成长空间广阔
- 作为技术领军人物，需要承担架构设计决策的压力和跨团队协调的责任
- 适合拥有超过10年芯片测试或相关设计经验，具备系统架构思维和深厚技术功底，并渴望在技术深度和领导力上同时挑战自我的高级技术专家
角色解读
- 技术专家路线：深耕测试平台与芯片测试技术，成为公司乃至行业的技术权威
- 技术管理路线：带领测试平台团队，负责更大范围的技术规划与团队管理
- 跨界发展：凭借对芯片设计、工艺和测试的全面理解，向芯片产品架构师或研发总监方向发展
- 主导芯片ATE、CP等测试平台的技术架构设计，确保测试系统的高精度与可靠性
- 负责测试平台的核心技术标准制定和关键工具/模块的研发攻关
- 面向芯片测试与验证场景，推动测试方案与研发流程的闭环迭代
- 作为技术领军人物，为测试团队提供技术赋能与能力建设
- 精通ATE测试系统架构及核心模块（PE、PMU、DPS）的设计与应用
- 深厚的模拟/混合信号芯片设计能力，熟悉高速、高精度电路与多种工艺平台
- 熟练掌握主流EDA工具（ADS、Cadence、HFSS）进行全流程仿真与设计
- 具备将设计、仿真与测试打通的能力，能解决芯片测试中的关键技术瓶颈
申请策略
- 仔细研究卓胜微的产品线（如射频前端芯片），理解其测试挑战，以便在面试中展现对业务的理解
- 准备阐述你对未来测试平台技术发展的思考，展现你的技术视野和规划能力
- 重点突出10年以上测试平台或ATE相关开发经验，特别是主导或深度参与大型测试平台建设的项目经历
- 详细描述在芯片测试、EDA工具应用、特定工艺平台（如SiGe、CMOS）方面的实战成果和解决的技术难题
- 量化展示技术贡献，如提升了测试效率、精度指标，或搭建了怎样的技术框架/工具
- 如有相关论文（如ISSCC/JSSC）、专利或主导的技术标准，请在显著位置列出
- 系统复习ATE测试系统架构、PE/PMU/DPS等核心模块的工作原理
- 深入钻研一种或多种先进半导体工艺平台（如SOI）的特性和测试挑战
面试指南
- 使用STAR法则（情境-任务-行动-结果）来组织项目经验的回答，突出你的技术决策和解决问题的能力
- 在回答架构设计问题时，从系统级需求出发，逐步分解到模块级设计，体现系统思维
- 回答技术趋势问题时，结合行业动态（如5G/6G、汽车电子对测试的新要求）和自身思考，提出有见地的观点
- 对于团队赋能问题，结合具体方法（如建立技术分享机制、代码/设计评审、编写技术文档）和实例来说明
- 请介绍你过去主导过的一个最复杂的测试平台项目，你在其中扮演什么角色？遇到了哪些关键技术挑战，是如何解决的？
- 你如何设计一个高精度的射频芯片ATE测试系统？需要考虑哪些关键因素？
- 当芯片仿真结果与实际ATE测试结果出现较大偏差时，你会从哪些方面进行排查和定位？
- 你认为芯片测试平台未来的技术发展趋势是什么？你打算如何为我们团队进行技术规划？
职位点评
薪资福利75
成长发展85
工作生活50
使命价值70
薪资福利
75中等
该职位为高级技术专家，要求高且稀缺性强，通常薪资待遇具有竞争力，但JD未明确披露薪资，实际满意度需与HR沟通确认。
薪资信号面议 (35K-55K/月)
成长发展
85较高
该职位提供极高的技术成长空间，涉及芯片测试平台的前沿技术与架构设计，并有技术赋能职责，能极大提升技术深度与系统架构能力。
技术前沿前沿/新兴技术
技术栈ATE测试平台、PE、PMU、DPS、ADS、Cadence、HFSS、SiGe、BiCMOS、SOI
成长机会技术赋能
业务类型profit_center
工作生活
50较低
JD未明确工作模式，预计为现场办公。作为技术领军人物和核心研发岗位，工作强度和压力可能较大，WLB情况不明。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
芯片测试平台是保证芯片产品质量和性能的关键环节，支撑着公司核心产品的研发与量产，工作成果直接影响产品竞争力，有较强的技术价值感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
卓胜微 的其他在招职位
相似职位推荐
Watch Jobs