CXMT logo
长鑫存储
ESD主任工程师-ESD Staff Engineer(J19571)

ESD主任工程师-ESD Staff Engineer(J19571)

发布于 大约 3 小时前

基层主管/组长

上海市 / 合肥市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Cdm
Esd
Fib
Mm
Scr
Skill
Spice
Tcad
Tem

AI 估算 · 35k–55k

主任工程师级别,8年以上经验,半导体存储行业薪酬较高,上海/合肥薪资有竞争力。

职位详情

关于这个职位

作为长鑫存储的ESD主任工程师,您将主导从底层ESD器件设计到全芯片防护方案的全流程开发,负责建立公司级ESD设计体系与IP库,并带领团队解决重大可靠性问题

这是一个技术深度与管理挑战并存的岗位,适合在半导体ESD领域有8年以上经验、渴望主导技术方向并培养团队的资深工程师

最低要求

教育背景与专业知识:微电子、电子工程、半导体物理等相关专业,硕士及以上学历

专业技能与资格:精通半导体器件物理、工艺制程及可靠性机理,能使用SPICE/TCAD完成器件与电路仿真,具备定制化版图设计与可靠性测试规划(TLP等)能力,能应用FIB、TEM等工具进行失效分析
行业与专业经验:8年以上集成电路ESD防护设计经验,拥有先进工艺节点产品成功流片经验
项目/任务成果:主导过至少一款先进工艺节点的全芯片ESD防护方案设计,并成功流片,具备多项目、多工艺平台ESD IP开发与管理的项目成果
其他要求:具有卓越的技术洞察力和复杂问题解决能力,优秀的跨部门沟通协作能力以及培养和带领团队的热情

工作职责

全流程技术设计与开发:主导从底层ESD器件(如GGNMOS、SCR)的物理设计、TCAD仿真与参数化单元开发,到工艺测试结构设计、ESD标准单元库建设,最终实现全芯片防护网络规划、设计规则定制及物理验证(DRC/LVS/PERC)的全流程工作

设计体系建设与IP管理:主导建立、优化并维护公司级的ESD设计流程、防护设计规范及技术标准,开发可复用的ESD IP库(含高压、高速等特殊防护结构),并开发配套的EDA自动化脚本(如使用Python/SKILL)以提升设计集成与验证效率
深度技术攻关与失效分析:主导解决产品开发中遇到的重大ESD、EOS、Latch-up可靠性问题,运用FIB、TEM等分析工具进行失效定位,深入分析根因并提供从器件结构优化、电路调整到版图改进的有效解决方案,同时制定覆盖芯片级(CDM/MM)和系统级的全面ESD测试与验证方案
团队领导与客户技术协同:主导ESD技术团队的构建、技术指导与能力建设,推动知识沉淀与传承,作为技术接口为内外部客户提供高级别ESD技术支持,包含设计评审、失效分析报告解读、防护方案定制及技术培训

优先资格

熟悉Logic、BCD、RF等技术平台者优先

AI 洞察

优缺点分析

优点

  • 技术深度高:全流程ESD设计经验积累,可成为半导体可靠性领域的稀缺专家
  • 行业前景广:半导体国产化趋势下,存储芯片ESD需求持续增长,岗位价值高
  • 平台优势:长鑫存储是国内DRAM龙头,技术资源丰富,能接触到先进工艺节点
  • 管理能力锻炼:带领团队和客户协同的经历有助于向技术管理转型
  • 技术门槛高:要求同时掌握器件、工艺、电路、版图、测试等多领域知识,学习曲线陡峭
  • 责任重大:全芯片ESD方案直接影响产品良率与可靠性,容错率低
  • 适合在半导体ESD领域有8年以上经验、技术功底扎实、希望从个人贡献者转向技术领导角色的资深工程师

缺点 / 挑战

  • 工作压力大:主导重大可靠性问题攻关,需要快速响应和深度分析,加班可能较多

角色解读

  • 向技术专家方向发展:成为ESD领域权威,主导公司级技术标准与IP战略
  • 向管理岗位进阶:从技术团队负责人逐步晋升为部门经理或技术总监,负责更大范围的研发管理
  • 横向拓展至其他可靠性领域(如EOS、Latch-up)或系统级ESD防护,提升综合竞争力
  • 主导ESD全流程设计:从底层器件物理设计、TCAD仿真到全芯片防护网络规划,并制定设计规则与物理验证
  • 建设ESD设计体系:开发可复用的ESD IP库(高压、高速结构),配套Python/SKILL自动化脚本提升效率
  • 解决重大可靠性问题:针对ESD、EOS、Latch-up失效,运用FIB/TEM分析根因,提供器件、电路、版图级解决方案
  • 领导技术团队:负责团队构建、技术指导,并作为技术接口为客户提供高级别ESD支持
  • 精通半导体器件物理与工艺制程,熟练使用SPICE/TCAD进行仿真
  • 具备定制化版图设计与可靠性测试规划(TLP等)能力,能应用FIB/TEM进行失效分析
  • 熟悉先进工艺节点ESD防护设计,有成功流片经验
  • 掌握EDA自动化脚本开发(Python/SKILL),具备团队管理与跨部门协作能力

申请策略

  • 了解长鑫存储的产品方向(DRAM)和工艺节点,在面试中展现针对性理解
  • 准备1-2个完整的全芯片ESD设计案例,从需求分析到仿真验证再到测试结果,条理清晰
  • 突出流片经历:详细描述主导的全芯片ESD防护方案,包括工艺节点、芯片类型、解决方案和成果
  • 强调工具技能:列出熟练使用的EDA工具(SPICE、TCAD、DRC/LVS/PERC)以及自动化脚本语言(Python/SKILL)
  • 展示问题解决:用具体案例说明如何定位和解决ESD/EOS/Latch-up失效问题,包括分析方法和最终效果
  • 体现领导力:描述团队管理或技术指导的经验,如培养新人、建立设计流程等
  • 补充先进工艺节点知识:关注3D NAND或DRAM的ESD挑战,学习BCD、RF等特殊平台防护技术
  • 强化自动化能力:深入学习Python或SKILL,开发更高效的ESD验证脚本

面试指南

  • STAR法则:情境(Situation)、任务(Task)、行动(Action)、结果(Result),清晰描述技术细节和量化成果
  • 原理+实践结合:先阐述理论基础,再结合具体项目说明如何应用,体现工程思维
  • 多方案对比:对于trade-off问题,列出不同方案及其优缺点,再给出推荐并说明理由
  • 请介绍一个你主导的全芯片ESD防护方案设计过程及遇到的主要挑战
  • 如何平衡ESD防护性能与芯片面积、性能之间的trade-off?
  • 解释GGNMOS和SCR的工作原理及适用场景,并比较优劣
  • 当遇到ESD失效问题时,你通常的分析步骤是什么?请举例说明
  • 如何搭建一个ESD设计流程?你会如何考虑自动化脚本的集成?

职位点评

71
综合评分

高薪高技术壁垒的ESD专家岗,发展空间大但WLB一般,适合技术驱动型人才。

从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。

更适合这类人
适合追求技术深度与职业发展,愿意在半导体核心岗位承担高强度工作的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活45
使命价值70

薪资福利

75中等

薪资水平在同级别中具有竞争力,但JD未明确列出具体福利,补偿性满足中等偏上。

薪资信号市场水准 (35K-55K/月)

成长发展

85较高

岗位涉及全流程ESD设计和体系搭建,技术前沿,且有团队建设职责,发展空间大。

技术前沿主流现代技术
技术栈ESD、TCAD、SPICE、GGNMOS、SCR、Python、SKILL、DRC、LVS、PERC、FIB、TEM、TLP
成长机会技术指导与能力建设、知识沉淀与传承
业务类型profit_center

工作生活

45较低

未提及弹性办公或WLB措施,半导体行业通常工作强度大,生活化满足有限。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及(无法判断)

使命价值

70中等

半导体存储产业是国产化重点,岗位对国产芯片可靠性有直接贡献,意义感中等偏上。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs