Watch Jobs
CXMT logo
长鑫存储
高速IO 设计工程师-High Speed IO Circuit Design Engineer(J10432)
立即应聘

高速IO 设计工程师-High Speed IO Circuit Design Engineer(J10432)

发布于 大约 7 小时前

普通员工/个人贡献者

上海市 / 合肥市
中级经验
全职员工
仅现场办公
硕士
硬件工程
Cmos工艺
Dram
Eda工具
Matlab
Virtuoso
信号完整性
Dfe/Ctle/Ffe
Spectre/Hspice
高速Io接口设计

AI 估算 · 20k–40k

芯片设计行业薪资较高，高速IO工程师稀缺，2年以上经验月薪2-4万，14薪合理。

职位详情

关于这个职位

该职位负责存储产品中高速IO接口电路的设计与验证，涵盖架构设计、系统建模、电路仿真和版图协同

你将参与先进高速IO技术的预研，推动下一代DRAM接口发展
适合有2年以上高速电路设计经验、熟悉均衡技术和EDA工具的硬件工程师

最低要求

教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，深入理解器件物理和CMOS工艺

专业技能与资格：能使用MATLAB和Verilog进行系统级建模，能使用Spectre、Hspice、finesim、Virtuoso、StarRC等EDA工具完成电路设计与仿真
行业与专业经验：2年以上高速接口电路设计经验，掌握DFE、CTLE、FFE等均衡技术和高速时钟分布技术，熟悉高速电路设计方法
项目/任务成果：主导或深度参与过至少一款高速IO接口电路的设计与流片验证
其他要求：具有良好的团队合作精神和沟通能力，具有较强的学习能力和勇于挑战新技术的意愿

工作职责

高速IO架构设计与验证：针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计及验证优化，重点开发高速接收器和信号均衡器等关键电路

系统建模与仿真：使用MATLAB、Verilog-A等建模工具对模拟系统进行建模与仿真，完成性能评估与设计验证
EDA工具项目开发：使用EDA工具进行项目开发，完成电路设计、仿真与优化
版图设计协同与指导：指导layout工程师进行版图设计，提出针对电路需求的版图设计要求，确保电路性能最优化
技术支持与前沿预研：熟悉存储产品系统行为，为测试和系统部门提供技术支持，预先研究用于下一代DRAM的先进高速IO技术

AI 洞察

优缺点分析

优点

  • 技术前沿：涉及高速信号处理、均衡算法等，技术含量高，利于长期职业发展
  • 行业风口：存储芯片国产化趋势，长鑫存储作为龙头，平台稳定且资源充足
  • 技能复合：从架构到版图全流程参与，综合能力提升快
  • 技术深度高：需持续跟进高速接口标准演进，学习负担重
  • 竞争激烈：高端芯片设计人才稀缺，但岗位要求高，面试难度大

缺点 / 挑战

  • 工作强度大：芯片设计周期长，tape-out前后压力较大，可能需要加班
  • 适合对模拟/混合信号设计有浓厚兴趣、乐于挑战技术难题、希望在半导体行业深入发展的硬件工程师

角色解读

  • 技术深耕：成为高速IO架构专家，主导先进接口技术研发
  • 管理方向：带领团队完成复杂IP设计，逐步晋升为技术经理
  • 跨领域：积累存储系统知识，转向系统架构或芯片产品定义
  • 设计高速IO接口电路，包括接收器、均衡器等关键模块，并进行仿真验证
  • 使用MATLAB/Verilog-A对模拟系统建模，评估性能并优化设计
  • 协同版图工程师完成物理设计，确保电路性能最优
  • 参与下一代高速IO技术预研，为测试和系统部门提供技术支持
  • 扎实的模拟/混合信号电路设计基础，熟悉CMOS工艺和器件物理
  • 精通高速电路设计方法，掌握DFE、CTLE、FFE等均衡技术
  • 熟练使用Spectre、Hspice、Virtuoso等EDA工具，具备MATLAB/Verilog建模能力
  • 至少一次高速IO接口流片经验，了解DRAM系统行为

申请策略

  • 投递时附上详细的流片项目说明书，突出个人贡献和成果
  • 了解长鑫存储的技术路线和产品定位，在面试中展现对存储行业的理解
  • 突出高速IO相关项目经验，详细描述你负责的电路模块、设计指标及流片结果
  • 强调均衡技术（DFE/CTLE/FFE）的实际应用案例，展示系统建模和仿真能力
  • 列出熟练的EDA工具清单，以及MATLAB/Verilog-A脚本开发经历
  • 如有专利或论文，体现技术创新能力
  • 复习高速电路设计理论，特别是信号完整性、时钟分布和均衡算法
  • 实践使用Spectre/Hspice进行高级仿真，如眼图、抖动分析

面试指南

  • 项目经历类问题：采用STAR法则（情境-任务-行动-结果），突出个人贡献和技术难点
  • 技术原理类问题：先解释基础概念，再结合实际应用，展示深度
  • 开放性问题：结合行业趋势和公司产品方向，展现前瞻性和学习能力
  • 请详细描述你参与过的高速IO接口设计，包括架构选择、设计难点和最终性能
  • DFE和CTLE的工作原理是什么？如何选择均衡器架构？
  • 如何仿真高速信号的抖动和眼图？设计中有哪些考虑？
  • 你如何指导版图工程师优化关键电路的布局？
  • 对下一代DRAM接口技术有何看法？你有什么想法？

职位点评

70
综合评分

技术前沿、薪资可观，但WLB不确定，适合技术驱动型工程师。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术深度和职业成长、对薪资有较高期望但能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活50
使命价值70

薪资福利

70中等

芯片设计行业薪资水平较高，但JD未明确具体数值，需面议。公司为存储龙头，福利体系完善，但JD未提及具体福利。

薪资信号未披露（AI估算：20K-40K/月）

成长发展

85较高

岗位涉及高速IO前沿技术，深度参与架构设计与流片，技术成长空间大。但JD未明确晋升通道或培训体系。

技术前沿前沿/新兴技术
技术栈高速IO、DFE、CTLE、FFE、CMOS、EDA
业务类型ambiguous

工作生活

50较低

工作地覆盖上海、合肥、西安，办公方式为现场办公。芯片设计项目周期紧张，可能加班，JD未提及WLB措施。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

存储芯片属于国产替代关键领域，行业增长快，社会影响力正面。但JD未强调使命或社会价值。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs