长鑫存储
版图设计(J20791)
版图设计(J20791)
发布于 大约 24 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Drc
Esd
Latch-Up
Lvs
半导体器件
版图设计
英语阅读
集成电路工艺
值不值得投
66综合评分
综合评分 66
芯片设计技术岗，行业前景好，薪资未披露，工作生活平衡信息不足。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
薪资怎么样
13K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1660 个在招 · 其中芯片设计 约 110 个
市场机会
选择面较广
合肥 · 芯片设计 · 93 个在招
职位详情
关于这个职位
该职位负责存储器芯片的版图布局设计，包括标准单元、模块和顶层布局的物理实现与集成
需要与电路设计工程师协作，完成版图验证（DRC、ERC、LVS等）并交付流片
适合微电子、集成电路等专业的应届毕业生，要求熟悉Cadence、Calibre等EDA工具，并具备英语阅读能力
最低要求
学历要求：本科及以上
专业要求：微电子、集成电路、半导体设计、电子工程、电子信息、物理、光学、材料、化学、数学、机械、计算机等理工科专业
其他要求：• 具有英语应用能力，CET-4成绩不低于425分，能阅读英文技术文档并撰写技术报告
能使用Cadence、Calibre等CAD及验证工具完成版图设计与验证
能运用半导体器件、集成电路工艺及ESD与Latch-up原理知识，完成版图物理实现与异常分析
具有版图设计或培训经验者优先，能独立完成标准单元、模块至顶层布局的完整设计流程
工作职责
存储器芯片版图布局设计：与电路设计工程师协作完成版图布局设计，输出满足设计规则与电路性能要求的物理实现方案
版图模块设计与集成：完成项目版图设计，包括标准单元设计、模块设计以及顶层布局连线，实现芯片整体物理结构
版图验证与流片交付：完成版图验证检查（DRC、ERC、LVS等），组织layout review，按时完成tapeout交付
优先资格
具有版图设计或培训经验者优先
AI 洞察
优缺点分析
优点
- 芯片设计行业前景广阔，尤其在存储器领域有国家战略支持
- 工作涉及前沿半导体技术，能积累宝贵的EDA工具使用和版图设计经验
- 公司提供校园招聘培养机会，适合应届生快速融入和成长
- 版图设计需要高度细致和耐心，验证过程可能繁琐且耗时
- 半导体行业技术更新快，需持续学习新工艺、新工具和行业标准
缺点 / 挑战
- 项目周期紧张，流片时间压力可能较大，需要高效工作
- 适合微电子、集成电路等专业的应届毕业生，对芯片物理设计有浓厚兴趣，愿意深耕半导体行业并接受挑战性工作环境的求职者
角色解读
- 从初级版图设计工程师成长为高级工程师，负责更复杂的芯片模块设计
- 可转向集成电路设计、验证或工艺集成等相邻领域，拓宽技术栈
- 积累项目经验后，有机会担任技术负责人或项目经理，管理小团队
- 与电路设计工程师协作，完成存储器芯片的版图布局设计，输出物理实现方案
- 负责标准单元、模块和顶层布局的版图设计与集成，构建芯片整体物理结构
- 执行版图验证检查（DRC、ERC、LVS等），组织review并确保按时交付流片
- 熟练使用Cadence和Calibre等EDA工具进行版图设计和验证
- 掌握半导体器件物理、集成电路工艺及ESD/Latch-up原理知识
- 良好的英语阅读能力，能处理英文技术文档
- 具备团队协作和沟通能力，能与电路设计团队紧密合作
申请策略
- 了解长鑫存储的产品线（如DRAM）、技术方向和行业地位，在面试中展示对公司的兴趣和研究
- 准备版图设计相关的面试问题，如DRC检查流程、LVS匹配技巧、常见错误排查等，结合项目经验回答
- 关注校园招聘时间线，尽早投递简历，并积极参加公司宣讲会或技术交流活动
- 突出相关课程项目，如集成电路设计、半导体物理等实验经历，强调动手能力
- 强调使用Cadence、Calibre等EDA工具的实践经验，即使是课程作业或培训项目
- 展示英语能力，如CET-4/6成绩或阅读英文文献、撰写技术报告的经历
- 如果有版图设计相关的竞赛、实习或自主学习经历，务必在简历中详细列出
- 深入学习Cadence和Calibre工具的高级功能，可通过在线教程、开源项目或公司培训提升
面试指南
- 对于技术问题，结合具体项目或课程经验说明，突出解决问题的步骤和工具使用
- 对于协作问题，强调沟通案例，如如何与团队成员讨论设计规则或解决冲突
- 对于失败案例，展示分析能力，从错误中学习并改进设计流程
- 请描述你使用Cadence进行版图设计的流程，从布局到验证
- 什么是DRC、LVS和ERC？你在项目中如何应用它们解决设计问题？
- 解释一下ESD和Latch-up原理，以及在版图设计中如何考虑防护措施
- 如果版图验证失败，你会如何排查和解决问题？
- 你如何与电路设计工程师协作，确保版图满足电路性能要求？
职位点评
薪资福利60
成长发展75
工作生活50
使命价值80
薪资福利
60中等
JD未提及薪资福利信息，无法直接判断补偿性动机满足程度，但校园招聘通常有市场竞争力的薪酬包。
薪资信号未披露（AI估算：10K-15K/月）
成长发展
75中等
职位涉及半导体芯片设计技术，能学习前沿EDA工具和行业知识，提供技能成长机会，但JD未明确提及培训或晋升路径。
技术前沿主流现代技术
技术栈Cadence、Calibre、半导体器件、集成电路工艺、ESD、Latch-up
业务类型ambiguous
工作生活
50较低
JD未提及办公模式、工作时间或WLB信息，办公地点在多个城市，灵活性未知，工作生活平衡依赖具体团队和项目阶段。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
半导体存储器行业是国家战略重点，具有较高社会价值和发展前景，能参与关键技术突破，但JD未强调使命导向。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs