长鑫存储
数字逻辑电路设计工程师-Principal Digital Logic Circuits Engineer(J20165)
数字逻辑电路设计工程师-Principal Digital Logic Circuits Engineer(J20165)
发布于 大约 3 小时前普通员工/个人贡献者
上海市 / 合肥市
高级经验
全职员工
仅现场办公
硕士
芯片设计
Ddr
Ldpc
Onfi
Rtl
Ssd控制器
Systemverilog
Toggle Mode
数字逻辑设计
AI 估算 · 40k–65k
5年以上存储芯片数字设计专家岗，技能稀缺，市场竞争力强，结合多城市薪酬水平综合估算。
职位详情
关于这个职位
作为长鑫存储的数字逻辑电路设计工程师，您将主导存储器数字控制逻辑的架构设计与RTL实现，深度参与ONFI/Toggle Mode接口协议、ECC控制等核心模块开发，并与模拟、固件、验证等团队协作完成芯片从设计到量产的全流程
该职位适合具备5年以上数字IC设计经验、熟悉存储芯片或SSD控制器的技术专家，是深耕存储芯片领域、参与国产存储器突破的绝佳机会
最低要求
教育背景与专业知识：硕士及以上学历，微电子学与集成电路、电子工程或计算机工程等相关专业
专业技能与资格：具备Verilog/SystemVerilog编程能力，能独立完成RTL编码与功能验证，具有高精度时序控制逻辑或状态机设计经验
行业与专业经验：具有5年以上数字IC设计经验，具备Memory或SSD控制器相关项目经验，深入理解ONFI或Toggle Mode协议规范，有实际接口IP开发或集成经验
项目/任务成果：参与过至少2款存储芯片的数字逻辑设计项目，有成功流片并量产的存储类芯片项目经历
其他要求：具有跨职能协作能力，能与模拟、固件、验证、测试及产品团队高效沟通，共同制定技术方案并推动问题闭环
工作职责
数字控制逻辑设计与验证： 主导Memory存储器数字控制逻辑的架构设计，完成RTL编码与功能仿真验证，确保设计符合功能规格要求
接口协议逻辑实现： 基于ONFI或Toggle Mode协议规范，开发接口物理层与链路层逻辑，支持DDR、NV-DDR等模式，实现命令解码器与地址参数解析功能
ECC控制调度协同： 协同制定纠错码控制接口方案，实现LDPC或BCH引擎的调度与交互逻辑，优化面积、延迟与功耗的平衡
跨功能模块集成： 与模拟混合信号、固件及系统架构团队合作，定义寄存器映射、中断机制及调试接口，制定阵列访问时序与电压切换窗口方案
硅后验证与问题闭环： 参与芯片bring-up、硅后调试及性能优化，分析并解决时序、功耗及可靠性相关的问题，确保产品满足规格书要求
AI 洞察
优缺点分析
优点
- 涉及存储芯片核心数字逻辑设计，技术含量高，可积累稀缺的Memory/SSD控制器经验
- 长鑫存储作为国产DRAM领头羊，平台大，项目流片机会多，职业履历含金量高
- 工作内容覆盖架构设计、接口协议、ECC、硅后验证等多个环节，综合能力强
- 行业处于国产替代高速增长期，长期发展前景好，薪资竞争力强
- 数字IC设计本身复杂度高，时序收敛和功耗优化难度大，需较强的分析和解决问题能力
- 涉及多团队协同，沟通成本高，需要快速推动问题闭环
缺点 / 挑战
- 存储芯片设计周期长、压力大，可能面临高强度加班和紧张的项目节点
- 适合具备扎实数字IC设计功底，对存储芯片有浓厚兴趣，能承受一定工作压力并追求技术深度的人才
角色解读
- 在技术专家路线上可晋升为首席工程师或架构师，主导更复杂芯片的数字逻辑设计
- 有机会横向拓展到整个存储芯片设计域，如接口IP、ECC算法、系统架构等方向
- 受益于国产存储行业快速发展，可成长为团队技术负责人或技术管理者
- 主导存储器数字控制逻辑的架构设计，完成RTL编码与功能仿真，确保设计符合规格要求
- 基于ONFI或Toggle Mode协议开发接口逻辑，实现DDR/NV-DDR等模式下的命令解码与地址解析
- 协同制定ECC控制接口方案，实现LDPC或BCH引擎的调度与交互，优化面积、延迟与功耗
- 参与跨团队集成与硅后验证，解决时序、功耗及可靠性问题，推动产品量产
- 精通Verilog/SystemVerilog，能独立完成RTL设计与验证
- 深入了解ONFI/Toggle Mode协议，有存储芯片或SSD控制器设计经验
- 掌握ECC（LDPC/BCH）原理及实现，熟悉DDR/NV-DDR等高速接口
- 具备跨职能协作能力，能与模拟、固件、验证、测试团队高效沟通
申请策略
- 了解长鑫存储的产品线和研发方向，在面试中展示对国产存储事业的兴趣
- 准备1-2个完整的项目案例，用STAR法则清晰描述你在其中的角色和成果
- 突出存储芯片或SSD控制器的项目经验，特别是成功流片量产的项目
- 详细描述你在ONFI/Toggle Mode协议实现、ECC引擎调度或高速接口设计中的具体贡献
- 强调你的RTL编码和验证能力，以及独立解决时序、功耗问题的案例
- 体现跨团队协作和沟通经验，例如与模拟、固件、测试团队合作的实例
- 如果对ONFI/Toggle Mode不够熟悉，可以提前研读协议规范，了解DDR/NV-DDR差异
- 深入学习LDPC/BCH纠错码原理，了解其在NAND Flash中的应用
面试指南
- 用STAR法则回答项目经验：情境、任务、行动、结果，突出你的技术决策和量化成果
- 对比协议时，先讲共同点再讲差异，结合你的实际项目经验说明取舍
- 面对开放性问题，从架构设计思路入手，再深入到具体实现细节，展示系统思维
- 请详细讲述你参与的一款存储芯片数字逻辑设计项目，从架构到流片的整个过程
- ONFI协议和Toggle Mode协议有什么区别？在设计接口逻辑时如何选择？
- 你如何设计一个高精度时序控制状态机，确保时序收敛？
- 在ECC引擎调度中，你是如何平衡面积、延迟和功耗的？
- 在硅后调试中遇到过哪些典型问题？你是如何定位和解决的？
职位点评
66
综合评分
国产存储芯片核心研发岗，技术前沿、使命感强，薪资可观但WLB不明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术挑战、看重行业使命感和长期发展空间的求职者，对工作生活平衡要求较高者需谨慎。
表现最好
使命价值
相对薄弱
工作生活
薪资福利70
成长发展75
工作生活40
使命价值80
薪资福利
70中等
该职位未明确薪资，但作为高级技术岗位，预计薪酬竞争力较强，且公司为存储芯片行业重点企业，稳定性较好。
薪资信号未披露（AI估算：40K-65K/月）
成长发展
75中等
主导架构设计并参与核心模块开发，技术成长空间大；但JD中未明确晋升机制或培训体系，属于隐性发展机会。
技术前沿主流现代技术
技术栈Verilog、SystemVerilog、RTL、ONFI、Toggle Mode、LDPC、DDR
业务类型ambiguous
工作生活
40较低
职位要求现场办公，未提及弹性或远程安排；多城市可选可能带来一定灵活性，但整体WLB不确定。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
存储芯片是国产替代关键领域，长鑫存储作为国家队肩负突破使命，参与其中社会意义强，行业前景广阔。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs