Watch Jobs
Rockchips Electronics logo
瑞芯微
数字IC设计工程师（ISP）-福州
立即应聘

数字IC设计工程师（ISP）-福州

发布于 大约 3 小时前

普通员工/个人贡献者

福州市
中级经验
全职员工
仅现场办公
硕士
芯片设计
Isp
Rtl
Soc
Systemverilog
仿真验证
图像信号处理
数字Ic设计

AI 估算 · 25k–45k

数字IC设计技术门槛高，硕士3年经验在福州市场薪酬较高，叠加年终奖，月薪可达2.5-4.5万。

职位详情

关于这个职位

该职位负责数字IC设计中ISP模块的架构规划、RTL编码与验证，与算法团队紧密合作将图像信号处理算法硬件化

适合有3年以上IC设计经验、熟悉Verilog和图像处理流程的工程师，参与芯片全流程，技术挑战高

最低要求

硕士及以上学历，电子、通信、计算机、微电子或物理学专业

熟练掌握Verilog、SystemVerilog等语言的编程，有扎实的数字电路基础
熟悉IC设计流程，有3年以上的相关工作经验
熟悉图像信号处理的基本流程，掌握ISP核心算法的硬件实现原理，能独立评判算法效果
具有较强的学习能力、沟通能力和良好的团队合作精神

工作职责

负责对接算法团队拆解 ISP 模块功能与性能需求，完成硬件架构规划、子模块划分及接口定义

基于架构文档使用 Verilog/VHDL 编写 ISP 各子模块 RTL 代码，遵循编码规范完成模块级集成与接口联调
负责搭建模块级与系统级验证环境，开展仿真测试与覆盖率分析，配合完成时序、功耗分析并解决相关问题
参与芯片各阶段测试并定位失效问题，支持量产良率提升，同时与跨团队协作推动算法硬件化落地与技术迭代

优先资格

有多媒体应用处理器SoC研发经验者优先考虑

AI 洞察

优缺点分析

优点

  • 芯片设计行业前景广阔，瑞芯微作为上市半导体公司，平台稳定且技术积累深厚
  • ISP是手机和AI摄像头的核心模块，技术壁垒高，个人价值提升快
  • 参与芯片全流程，从架构到量产，积累完整的工程项目经验
  • 福州生活成本相对一线城市低，可享受较好的性价比
  • 需深入理解算法和硬件设计的交叉领域，学习曲线陡峭
  • 半导体行业受周期影响，工作稳定性虽好但加班难以避免（但JD未明确）
  • 适合对数字电路和芯片设计有浓厚兴趣、愿意长期深耕硬件领域的工程师，尤其是有一定验证经验并希望接触算法硬件化的人

缺点 / 挑战

  • IC设计周期长，验证和调试工作量大，可能需要承受一定的项目压力

角色解读

  • 成为ISP领域的资深设计专家，主导复杂模块架构设计
  • 横向拓展至SoC整体架构或芯片验证/后端等领域，提升综合能力
  • 向技术管理方向转型，带领团队负责芯片子系统的交付
  • 对接算法团队，拆解ISP模块需求和功能，完成硬件架构规划与子模块划分
  • 使用Verilog/SystemVerilog编写RTL代码，完成模块集成和接口联调
  • 搭建验证环境，进行仿真测试、覆盖率分析以及时序功耗分析
  • 参与芯片测试和量产支持，定位失效问题并推动算法硬件化落地
  • 熟练掌握Verilog、SystemVerilog等硬件描述语言，具备扎实的数字电路基础
  • 熟悉完整的IC设计流程，包括功能验证、时序收敛和功耗优化
  • 了解图像信号处理（ISP）流程，掌握核心算法硬件实现原理
  • 具备良好的沟通能力和团队协作精神，能与算法和验证团队高效配合

申请策略

  • 了解瑞芯微在ISP和AIoT方面的产品线，在面试中展示对公司的研究
  • 准备一个完整的ISP硬件设计项目案例，从需求到实现的细节都要能清晰陈述
  • 突出Verilog/SystemVerilog项目经验，尤其是RTL编码和模块集成案例
  • 强调对ISP或图像处理算法的理解，如有相关项目或论文可重点描述
  • 展示完整的IC设计流程参与经历，包括仿真验证、时序分析和测试
  • 体现与算法团队协作的经验，证明你能够跨团队沟通
  • 复习图像信号处理基础知识，如去噪、HDR、3A等ISP核心模块
  • 熟悉常用的EDA工具，如VCS、Verdi、DC等

面试指南

  • 采用STAR法则（情境-任务-行动-结果）描述项目经历，突出技术难点和解决方案
  • 对于设计问题，先阐述整体架构思路，再细化到具体模块和关键信号
  • 强调验证意识，说明如何通过仿真和覆盖率发现并解决bug
  • 请介绍一个你参与的IC设计项目，具体负责哪部分？遇到哪些时序问题？
  • ISP的基本处理流程是什么？如何用硬件实现一个3A算法？
  • 如何设计一个FIFO或APB接口？如何保证时序收敛？
  • 如何搭建验证环境？覆盖率如何分析？
  • 你如何理解算法到硬件的映射？举例说明

职位点评

67
综合评分

上市芯片公司核心岗位，技术含量高，薪资潜力好，但工作强度未知，适合追求技术深度的工程师。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合看重技术成长和职业发展的求职者，对工作生活平衡要求较高的需要谨慎。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展80
工作生活45
使命价值65

薪资福利

70中等

该职位未在JD中披露具体薪资和福利，但芯片设计行业整体薪酬水平较高，瑞芯微作为上市公司提供稳定保障。

薪资信号未披露（AI估算：25K-45K/月）

成长发展

80较高

技术成长性强，参与核心ISP设计，掌握从算法到硬件的完整实现能力，行业技术迭代快，发展空间大。

技术前沿前沿/新兴技术
技术栈Verilog、SystemVerilog、ISP、RTL、SoC、图像信号处理
业务类型ambiguous

工作生活

45较低

工作地为现场办公，无远程或弹性信息，半导体行业项目压力通常较大，生活平衡保障有限。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

65中等

芯片行业处于高速增长赛道，ISP是AI视觉的核心技术，有一定社会价值，但JD未强调使命导向。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

瑞芯微 的其他在招职位

相似职位推荐

Watch Jobs