瑞芯微
ATE测试工程师-上海
ATE测试工程师-上海
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公半导体设备工程
半导体设备工程
Ate测试
Cp/Ft测试
Dft
Soc芯片
车规芯片
值不值得投
73综合评分
综合评分 73
上市半导体平台、车规级前沿技术栈、技术成长空间大，但项目节奏快、工作强度较高。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比半导体设备工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
85 个在招
市场机会
选择面较广
上海 · 半导体设备工程 · 约 130 个在招
职位详情
关于这个职位
负责数字SoC芯片的CP/FT测试程序开发、调试与量产导入，主导车规项目测试方案设计及测试硬件的规格定义与验收
同时负责量产阶段的测试维护、良率分析与持续改善，推动测试时间缩减与成本下降
最低要求
微电子、电子工程、自动化、通信、计算机等相关专业
年以上半导体 ATE 测试经验，深入理解ATE测试设备原理，精通ATE测试开发流程
具备独立完成测试程序开发与调试的经验
具备车规芯片（AEC-Q100）测试经验，了解三温测试、可靠性验证流程、PPM / DPPM 管控，以及 PAT、SBL 等统计筛选方法
至少掌握 C/C++、VB、JAVA、Python、Perl 中的一种，具备自动化测试脚本或工具开发能力
熟悉 STDF / datalog 数据分析方法，具备良率分析、SPC、GR &R 与 CP / FT correlation 的实践经验
了解 DDR、SerDes、PCIe、MIPI 等高速接口的测试原理（BIST、loopback、training等）
具备良好的跨团队沟通能力、文档习惯与抗压能力，能适应多项目并行与车规项目的节奏要求
工作职责
负责数字 SoC 芯片 CP / FT 测试程序的开发、调试、验证与量产导入，覆盖 Scan/ATPG、at-speed、BIST、JTAG、PHY 等向量的 ATE 实现与优化
与 DFT、芯片设计团队协作，定义扫描测试、at-speed、MBIST、JTAG 测试方案，在测试覆盖率、测试时间与硬件成本之间取得平衡
主导车规项目的测试方案设计：三温（高温 / 常温 / 低温）与多电压corner 测试、Vmin / Fmax 裕量扫描、IDDQ 筛选，以及 HTOL / ELFR / HAST / BI 等可靠性验证的样品测试支持
负责测试硬件（HTOL，bhast，LoadBoard、Probe Card、Socket）的规格定义、设计评审、调试与验收，主导硬件相关异常的根因定位
负责量产阶段的测试维护与持续改善：STDF / datalog 数据分析、低良率与异常 bin 处理、客退/可靠性失效分析，推动测试时间缩减（TTR）与测试成本下降
优先资格
若熟悉长川D9016更佳
AI 洞察
优缺点分析
优点
- 接触前沿SoC芯片及车规级测试技术，技术壁垒高，行业需求旺盛，个人专业价值提升快
- 上市公司平台稳定，能积累深厚的半导体量产与良率分析经验，履历含金量高
- 岗位涉及软硬件结合及跨部门协作，能全面锻炼工程排查与项目管理能力
- 车规项目节奏快、要求严苛，需适应多项目并行的高压环境，对时间管理和抗压能力要求高
- 测试硬件异常根因定位及低良率分析需要极强的跨部门沟通与深度排查能力，解决复杂问题耗时较长
- 具备3年以上半导体ATE测试经验，熟悉车规芯片测试流程，且具备较强抗压能力与数据分析能力的技术人才
缺点 / 挑战
暂无明显挑战项
角色解读
- 从初级测试工程师成长为资深ATE测试专家或测试团队负责人，主导更复杂的SoC及车规芯片测试方案
- 可向DFT设计、芯片质量可靠性管理或测试硬件开发等横向领域拓展，构建全面的半导体技术视野
- 负责数字SoC芯片的CP/FT测试程序开发、调试与量产导入，覆盖各类向量的ATE实现与优化
- 主导车规项目的测试方案设计，包括三温测试、多电压corner测试及可靠性验证的样品测试支持
- 负责测试硬件的规格定义、设计评审与验收，主导硬件相关异常的根因定位
- 负责量产阶段的测试维护与持续改善，通过数据分析推动测试时间缩减与成本下降
- 精通ATE测试设备原理及开发流程，熟悉Scan/ATPG、BIST、JTAG等向量实现
- 具备车规芯片（AEC-Q100）测试经验，熟悉三温测试、可靠性验证流程及统计筛选方法
- 掌握C/C++/Python等至少一种编程语言，具备自动化测试脚本或工具开发能力
- 熟悉STDF/datalog数据分析方法，具备良率分析、SPC及CP/FT correlation的实践经验
申请策略
- 了解瑞芯微在车规芯片及AIoT领域的最新产品线，面试时可结合其实际产品探讨测试方案优化思路
- 突出SoC芯片CP/FT测试程序开发经验及量产导入成果，量化测试覆盖率与成本优化数据
- 详细列举车规芯片（AEC-Q100）测试、三温测试及可靠性验证的实际项目案例
- 展示自动化脚本开发能力及STDF数据分析、良率提升的具体数据与闭环经验
- 深入学习长川D9016等国产ATE设备的操作与开发，拓宽设备适配能力
- 强化高速接口（DDR、PCIe等）测试原理及车规级统计筛选方法（PAT、SBL）的理论知识
面试指南
- 采用STAR法则（情境、任务、行动、结果），重点突出数据支撑（如良率提升百分比、测试时间缩减秒数）
- 在回答异常排查问题时，遵循‘现象描述-数据收集-假设验证-根因定位-预防措施’的工程逻辑闭环
- 请简述你在CP/FT测试程序开发中，如何平衡测试覆盖率、测试时间与硬件成本？
- 在车规项目的三温测试中，你遇到过哪些典型异常？是如何进行根因定位的？
- 请分享一个你通过STDF数据分析成功提升良率或缩减测试时间（TTR）的案例
- 针对低良率与异常bin处理，你的排查思路和跨部门协作流程是什么？
- 复习ATE测试基础理论（Scan、BIST、JTAG等）及车规级测试标准（AEC-Q100）
- 准备1-2个主导过的复杂测试硬件调试或良率分析的成功案例，梳理其中的技术细节与业务价值
职位点评
薪资福利75
成长发展85
工作生活50
使命价值80
薪资福利
75中等
上市公司提供具有市场竞争力的薪资，且半导体行业技术壁垒高，整体薪酬福利处于中上水平。
薪资信号未披露（AI估算：2千–3.5万/月）
成长发展
85较高
岗位涉及前沿SoC芯片及车规级测试技术，技术深度大，能显著提升个人在半导体测试领域的专业壁垒。
技术前沿前沿/新兴技术
技术栈ATE、SoC、CP/FT、Scan/ATPG、BIST、JTAG、AEC-Q100、STDF、C/C++、Python
业务类型ambiguous
工作生活
50较低
JD明确要求适应多项目并行与车规项目的节奏要求，暗示工作强度较大，WLB可能受限。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
80较高
参与车规级芯片测试，助力汽车电子与智能化发展，具有较高的行业前景与社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs