瑞芯微
ATE测试工程师-福州
ATE测试工程师-福州
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公测试开发
测试开发
Advantest 93K
Ate测试
Cp/Ft测试
Dft
车规芯片
值不值得投
75综合评分
综合评分 75
上市IC大厂、车规SoC测试核心岗、技术壁垒高且前景广阔，但需适应车规项目的高节奏与严要求。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2万
与测试开发中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
85 个在招
职位详情
关于这个职位
该职位主要负责数字SoC芯片的CP/FT测试程序开发、调试与量产导入，涉及车规级芯片的三温测试及可靠性验证
你需要与DFT及芯片设计团队协作，优化测试方案并负责测试硬件的规格定义与验收，同时通过数据分析推动量产阶段的良率提升与成本下降
最低要求
本科及以上学历，微电子、电子工程、自动化、通信、计算机等相关专业
年以上半导体ATE测试经验，深入理解ATE测试设备原理，精通ATE测试开发流程
熟悉Teradyne UltraFlexPlus（IG-XL），或Advantest 93K EXA（SmarTest8），具备独立完成测试程序开发与调试的经验
具备车规芯片（AEC-Q100）测试经验，了解三温测试、可靠性验证流程、PPM/DPPM管控，以及PAT、SBL等统计筛选方法
至少掌握C/C++、VB、JAVA、Python、Perl中的一种，具备自动化测试脚本或工具开发能力
熟悉STDF/datalog数据分析方法，具备良率分析、SPC、GR&R与CP/FT correlation的实践经验
了解DDR、SerDes、PCIe、MIPI等高速接口的测试原理（BIST、loopback、training等）
具备良好的跨团队沟通能力、文档习惯与抗压能力，能适应多项目并行与车规项目的节奏要求
工作职责
基于Teradyne UltraFlexPlus(IGXL)/Advantest 93K EXA (SmarTest8)，负责数字SoC芯片CP/FT测试程序的开发、调试、验证与量产导入，覆盖Scan/ATPG、at-speed、BIST、JTAG、PHY等向量的ATE实现与优化
与DFT、芯片设计团队协作，定义扫描测试、at-speed、MBIST、JTAG测试方案，在测试覆盖率、测试时间与硬件成本之间取得平衡
主导车规项目的测试方案设计：三温（高温/常温/低温）与多电压corner测试、Vmin/Fmax裕量扫描、IDDQ筛选，以及HTOL/ELFR/HAST/BI等可靠性验证的样品测试支持
负责测试硬件（HTOL，bhast，Load Board、Probe Card、Socket）的规格定义、设计评审、调试与验收，主导硬件相关异常的根因定位
负责量产阶段的测试维护与持续改善：STDF/datalog数据分析、低良率与异常bin处理、客退/可靠性失效分析，推动测试时间缩减（TTR）与测试成本下降
优先资格
若熟悉长川D9016测试设备更佳
AI 洞察
优缺点分析
优点
- 身处集成电路核心环节，车规级芯片测试经验在当前新能源汽车和自动驾驶爆发的背景下极具市场竞争力
- 瑞芯微作为国内知名的IC设计上市公司，平台大、项目多，能接触到先进的数字SoC和高速接口测试技术
- 车规项目对质量要求极严，三温测试和可靠性验证流程繁琐，需要极高的细心与抗压能力
- 适合具备扎实半导体测试基础，对车规级芯片质量管控有浓厚兴趣，且具备较强数据分析与跨部门协作能力的硬件/测试工程师
缺点 / 挑战
- 技术壁垒较高，越老越吃香，不易受年龄焦虑影响，职业生命周期长
- 量产阶段需要处理低良率和客退失效分析，可能面临较大的跨部门沟通压力和紧急救火情况
角色解读
- 从初级ATE测试工程师成长为负责复杂SoC或车规级芯片测试方案设计的资深专家
- 向测试团队管理岗位发展，或横向拓展至DFT设计、芯片质量与可靠性工程等核心领域
- 负责数字SoC芯片的CP/FT测试程序开发、调试与量产导入，使用Teradyne或Advantest等主流ATE设备
- 主导车规级芯片的三温测试及可靠性验证方案设计，确保芯片在极端环境下的稳定性
- 负责测试硬件（如Load Board、Probe Card）的规格定义与验收，并通过数据分析持续优化量产测试良率与成本
- 精通Teradyne UltraFlexPlus或Advantest 93K等主流ATE测试平台的开发与调试
- 熟悉车规芯片（AEC-Q100）测试标准、三温测试流程及可靠性验证方法
- 掌握C/C++或Python等编程语言，能够进行自动化测试脚本开发及STDF数据分析
申请策略
- 了解瑞芯微近期的产品线布局（如汽车电子、AIoT SoC），在面试中展现对公司业务方向的理解与匹配度
- 突出在Teradyne或Advantest平台上的独立开发经验，特别是针对复杂数字SoC的CP/FT测试程序开发
- 详细列举参与过的车规级芯片（AEC-Q100）项目，强调三温测试、可靠性验证及PPM管控的实际成果
- 展示通过STDF数据分析、优化测试向量或硬件设计，成功缩减测试时间（TTR）或提升良率的具体案例
- 深入学习AEC-Q100车规认证标准及零缺陷（Zero Defect）管理理念，了解PPM/DPPM及PAT/SBL统计筛选方法
- 提升Python或C++在自动化测试数据分析及工具开发中的应用能力，熟悉JMP或Python数据分析库
面试指南
- STAR法则：针对项目经验，按照情境、任务、行动、结果的逻辑结构进行阐述，突出数据结果（如良率提升百分比、TTR缩短秒数）
- 技术深度展示：在回答测试方案或失效分析时，从DFT原理、ATE硬件架构、信号完整性等多维度展现技术深度
- 请详细描述你使用Teradyne UltraFlexPlus或Advantest 93K开发某款复杂SoC芯片CP/FT测试程序的完整流程
- 在车规芯片的三温测试中，如何平衡测试覆盖率、测试时间与硬件成本？遇到过哪些corner case？
- 当量产阶段出现低良率或异常bin时，你的排查思路和根因定位方法是什么？
- 请分享一个你通过优化测试方案或硬件设计，成功降低测试成本或缩短测试时间（TTR）的实际案例
- 复习数字电路基础、DFT原理（Scan、MBIST、JTAG）以及高速接口（DDR、PCIe）的测试机制
- 准备1-2个主导过的车规项目或复杂SoC测试案例，梳理其中的技术难点、解决思路及最终收益
职位点评
薪资福利75
成长发展85
工作生活60
使命价值80
薪资福利
75中等
上市公司提供相对稳定的薪酬体系，福州地区芯片测试岗薪资处于中上水平，车规经验有额外溢价。
薪资信号市场水准 (1.5千–2.5万/月)
成长发展
85较高
车规级SoC测试技术壁垒高，能接触到行业主流的测试设备与方法，技术成长空间大。
技术前沿主流现代技术
技术栈ATE、Teradyne UltraFlexPlus、Advantest 93K、DFT、AEC-Q100、STDF、Python、C++
业务类型cost_center
工作生活
60中等
JD提及需适应多项目并行与车规项目节奏，暗示可能存在一定的工作压力，未明确说明WLB。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
80较高
车规芯片直接关系到汽车电子与自动驾驶的安全，社会价值高，行业处于高速增长期。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs