长电科技
数字芯片设计工程师(J17506)
数字芯片设计工程师(J17506)
发布于 9 天前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Cdc
Fpga
Isp
Rtl设计
Soc
Sta
Systemverilog
低功耗设计
值不值得投
74综合评分
综合评分 74
上海ISP数字芯片设计岗，技术壁垒与薪酬双高，节点期节奏紧。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比芯片设计中位数高
发布情况
正常在招 · 8 天前发布
公司情况
这家公司招聘很活跃
约 190 个在招 · 其中芯片设计 4 个
市场机会
选择面较广
上海 · 芯片设计 · 约 500 个在招
职位详情
关于这个职位
上海招聘数字芯片设计工程师，参与ISP/图像处理相关数字模块的微架构设计、RTL实现与SoC集成，覆盖FPGA原型调试、流片与硅前调试全流程，要求微电子/电子相关专业硕士及以上学历
最低要求
电子工程、微电子等相关专业硕士及以上学历
数字电路基础扎实，熟悉组合逻辑、时序逻辑、状态机、FIFO、跨时钟域处理等基本概念
掌握Verilog/SystemVerilog RTL设计，具备一定的RTL编码、仿真和调试能力
了解数字IC前端设计流程，包括仿真、综合、时序分析、Lint、CDC等
了解SoC基本架构与设计流程，包括总线互联、时钟复位、寄存器管理、IP集成、低功耗等
了解AMBA总线协议，如AXI/AHB/APB者优先
能够阅读英文技术文档和协议规范
具备良好的学习能力、问题分析能力、沟通协作能力和文档撰写能力
工作职责
参与ISP/图像处理相关数字模块的微架构设计、RTL实现与交付
参与SoC子系统集成，包括IP集成、总线互联、寄存器管理、时钟复位、低功耗设计等
与算法团队协作，完成图像处理算法的硬件化评估、定点化、位宽分析、流水线设计与PPA权衡
使用Verilog/SystemVerilog编写高质量RTL代码，完成Lint、CDC、综合、STA等前端检查
参与FPGA原型调试、仿真加速和硅前系统调试，配合后端团队完成时序收敛、功耗优化和签核
支持流片、回片测试与调试
撰写设计文档、微架构文档、接口文档及评审材料
优先资格
对图像处理或ISP算法有一定理解，具备以下经历之一者优先：
ISP/图像处理相关课程设计、科研项目、实习或竞赛
图像处理算法的MATLAB/Python/C模型仿真与定点化经验
FPGA图像处理项目、摄像头图像链路项目
AI 洞察
优缺点分析
优点
- 数字IC前端人才稀缺、薪酬竞争力强
- 覆盖从微架构到流片调试的完整链路，成长闭环好
- ISP方向在手机与安防影像市场持续有需求
- 硕士学历门槛高
- RTL编码与签核细节繁多，对严谨度要求极高
- 适合数字电路基础扎实、能钻研细节、有RTL项目或ISP相关经历的微电子硕士
缺点 / 挑战
- 流片失败成本大，PPA压力与迭代节奏紧
角色解读
- 可从数字前端工程师成长为模块负责人、芯片架构师
- 也可向DFT、低功耗或SoC系统集成方向深化
- 流片经验越丰富价值越高
- 做ISP/图像处理数字模块的微架构设计、RTL实现与交付
- 参与SoC子系统集成（IP集成、总线互联、时钟复位、低功耗）
- 与算法团队协作做算法硬件化与PPA权衡
- 参与FPGA原型与硅前调试并支持流片回片
- 撰写设计与接口文档
- 微电子/电子专业硕士背景，数字电路基础扎实
- 掌握Verilog/SystemVerilog RTL编码、仿真与调试
- 了解仿真、综合、时序分析、Lint、CDC等前端流程与SoC架构
- 了解AMBA协议并有一定算法理解
申请策略
- 面试前梳理一两个RTL模块的微架构讲解
- 准备英文协议文档阅读的适应度证明
- 突出Verilog/SystemVerilog项目与流片或FPGA经历
- 写清参与的SoC集成、跨时钟域处理与前端检查经验
- 列出ISP/图像处理相关课程、竞赛或论文
- 强化AMBA协议与低功耗设计知识
- 练习MATLAB/Python定点化建模
- 熟悉Lint/CDC/STA等前端工具链
面试指南
- 设计类问题按需求-微架构-实现-验证闭环讲解
- 协议类问题对比原理与应用
- 算法硬件化问题展示定点误差与资源折中思路
- 请介绍一个你做过的RTL模块及PPA权衡
- 跨时钟域处理有哪些方法
- AXI与AHB协议的区别与使用场景
- 如何做图像算法的定点化与位宽分析
- FPGA原型调试遇到过什么问题
职位点评
薪资福利80
成长发展85
工作生活55
使命价值65
薪资福利
80较高
JD未披露薪资，上海数字IC设计硕士岗薪资竞争力强于多数行业，具体待遇需面议。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
85较高
ISP芯片设计技术壁垒高，微架构到流片全链路经验成长性突出。
技术前沿前沿/新兴技术
技术栈RTL、SoC、ISP、FPGA、AMBA、低功耗设计
业务类型ambiguous
工作生活
55较低
JD未提及办公模式，流片与调试节点期工作节奏偏紧，日常以办公室研发为主。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
自研芯片属于国产半导体关键环节，有一定产业价值，但JD未提使命类表述。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
长电科技 的其他在招职位
相似职位推荐
Watch Jobs