长鑫存储
异构集成设计工程师(J21277)
异构集成设计工程师(J21277)
发布于 7 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
3D封装
Dft
Dtco
Eda工具
Tcad
Tsv
半导体工艺
异构集成
混合键合
值不值得投
77综合评分
综合评分 77
国产存储巨头核心研发岗，聚焦3D封装前沿技术，技术成长空间极大，薪资优厚但WLB未明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3.5万
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1840 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 130 个在招
职位详情
关于这个职位
该职位主要负责3D封装及异构集成项目的DTCO技术路线图制定与执行，协同芯片设计与工艺团队优化3D堆叠架构
你需要评估新材料与新工艺，搭建仿真平台，确保技术与设计的最佳匹配，推动前沿堆叠方案的落地
最低要求
教育背景：微电子、电子工程、材料科学、物理学或相关专业硕士及以上学历
工作经验：5年以上半导体行业经验，至少3年专注于封装（2.5D/3D），或DRAM工艺整合/器件，或DTCO领域
专业技能：深入了解半导体工艺（特别是BEOL和封装工艺）与芯片设计之间的相互关系
精通DTCO方法论，具备较强的物理设计、电路优化和工艺理解能力
熟练使用EDA工具（如virtuoso/calibre/redhawk/totem/innovus之一）进行版图设计和分析，使用TCAD和多物理场（HFSS/COMSOL）工具进行工艺仿真和器件建模
具备扎实的统计学知识和数据分析能力，能够运用JMP、Python或R等工具进行大数据分析
软性技能：出色的跨团队沟通协调能力和项目管理能力，能够有效驱动多方协作
具有强烈的创新意识和问题解决能力，乐于挑战技术难题
工作职责
DTCO策略制定与执行：主导WOW/COW项目的DTCO技术路线图制定，识别关键工艺-设计交互节点
定义和开发用于3D封装（如混合键合、TSV等）的设计规则、标准单元库及协同优化流程
设计与工艺协同优化：与芯片设计团队合作，针对异质/多层3D堆叠架构，优化芯片布局、IR/EM、电源分配网络（PDN）和热管理设计，以满足封装工艺的限制和要求
与工艺研发团队协作，分析工艺变量（如键合精度、间隙填充、应力管理）对芯片性能、功耗和良率的影响，并驱动设计层面的改善或容差设计
封装技术评估与开发：主导对新材料（如介电材料、导热界面材料）、新工艺（如混合键合、无凸点键合）和新互连方案的DTCO评估，量化其技术价值和潜在风险
为WOW/COW等前沿堆叠方案提供设计指导，确保技术与设计实现的最佳匹配
测试与可靠性协同：研发用于3D堆叠芯片的DFT（可测试性设计）和DTCO相关测试方法，确保内部互连和堆叠结构的可测性与可修复性
协同可靠性团队，通过设计手段优化长期可靠性，如应对热机械应力、电迁移和热效应
方法论与平台建设：搭建并维护用于DFM/DFR/DFT/DTCO/STCO的仿真与建模平台（如TCAD、SPICE、热力耦合仿真工具）
建立并持续优化DFM/DFR/DFT/DTCO/STCO流程，撰写相关技术文档和设计指导手册
优先资格
有3D堆叠或者DRAM产品的DTCO或研发经验者优先
熟悉WOW/COW/BSPDN/IVR/IPD等前沿堆叠技术者优先
AI 洞察
优缺点分析
优点
- 处于半导体先进封装与3D堆叠技术前沿，技术壁垒高，个人核心竞争力强
- 依托超大型企业的平台，能接触到WOW/COW等顶尖项目与海量数据资源
- 行业处于国产替代与AI算力爆发的风口，职业发展前景广阔
- 涉及工艺、设计、测试等多学科交叉，技术难度大，需要持续学习新知识
- 适合具备扎实半导体物理与工艺基础，对3D封装和DTCO有浓厚兴趣，且具备较强跨团队推动能力的高级技术人才
缺点 / 挑战
- 跨部门协同要求高，沟通与推动项目落地的压力较大
角色解读
- 从异构集成设计专家向DTCO技术负责人或架构师方向发展
- 积累3D堆叠与先进封装经验后，可成为半导体先进封装领域的稀缺技术领军人才
- 主导3D封装及异构集成项目的DTCO技术路线图制定，定义设计规则与协同优化流程
- 协同芯片设计与工艺团队，优化3D堆叠架构的布局、电源分配及热管理设计
- 评估新材料与新工艺的技术价值，搭建并维护多物理场仿真与建模平台
- 精通DTCO方法论及半导体工艺（BEOL和封装），熟练使用EDA及TCAD等多物理场仿真工具
- 具备扎实的统计学与数据分析能力，能运用Python/JMP等工具进行大数据分析
- 出色的跨团队沟通与项目管理能力，能有效驱动设计与工艺等多方协作
申请策略
- 了解长鑫存储在DRAM及先进封装领域的最新技术布局与产品路线图，面试时展现对公司技术方向的契合度
- 突出在2.5D/3D封装或DRAM工艺整合领域的具体项目经验及量化成果
- 详细列出熟练使用的EDA工具（如Virtuoso、Calibre）及多物理场仿真工具（TCAD、HFSS）
- 展示运用Python/JMP进行数据分析、良率提升或工艺变量优化的实际案例
- 深入学习混合键合、TSV等前沿3D封装技术的最新论文与行业报告
- 强化多物理场耦合仿真能力，提升对热机械应力及电迁移等可靠性问题的分析水平
面试指南
- STAR法则：情境-任务-行动-结果，重点突出你在复杂工艺-设计交互中的决策逻辑与量化收益
- 技术深度+全局视野：先阐述底层物理机制与仿真方法，再结合良率、功耗、性能等全局指标进行综合评估
- 请分享一个你主导的3D堆叠或DTCO优化项目，你是如何平衡工艺限制与设计性能的？
- 在分析工艺变量（如键合精度、应力）对芯片性能影响时，你通常使用哪些仿真工具和方法？
- 面对跨团队（设计、工艺、测试）的技术分歧，你如何推动达成共识并落地解决方案？
- 针对WOW/COW架构，你认为目前最大的技术挑战是什么？你的DTCO策略是什么？
- 复习半导体先进封装（特别是3D堆叠、混合键合）的核心工艺流程与常见失效模式
- 准备1-2个使用TCAD或HFSS进行多物理场仿真的具体案例，熟悉工具底层逻辑与参数设置
职位点评
薪资福利80
成长发展90
工作生活50
使命价值85
薪资福利
80较高
半导体高级技术岗，薪资处于合肥市场较高水平，超大型企业平台提供较好的稳定性与福利保障。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
90较高
聚焦3D封装与DTCO等前沿技术，技术壁垒极高，能接触到行业顶尖的异构集成项目，技术成长空间巨大。
技术前沿前沿/新兴技术
技术栈DTCO、3D封装、WOW/COW、混合键合、TSV、TCAD、EDA、DFT
业务类型ambiguous
工作生活
50较低
JD未明确提及工作模式与WLB信息，作为核心研发岗，通常需现场办公，工作强度可能随项目周期波动。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
投身国产存储芯片与先进封装领域，打破技术壁垒，具有极高的产业价值与正向社会影响力。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs