长鑫存储
新封装设计工程师-New Packaging Design Engineer(J21395)
新封装设计工程师-New Packaging Design Engineer(J21395)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Apd
Cowos
Ddr
Serdes
Ucie
信号完整性
电源完整性
值不值得投
75综合评分
综合评分 75
半导体巨头核心研发岗，聚焦Chiplet等前沿先进封装技术，技术成长空间极大，薪资中上，WLB未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.7万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1870 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
上海 · 芯片设计 · 约 430 个在招
职位详情
关于这个职位
该职位主要负责半导体先进封装（如Chiplet、CoWoS）的方案设计、规则制定及跨团队协同，推动产品从评估到交付的全流程
你需要运用专业设计软件完成中介层及基板设计，并为客户提供技术支撑，确保产品快速导入
最低要求
本科及以上学历，封装设计、微电子、电子工程等相关专业
具有半导体封装理论基础，能理解信号完整性、电源完整性等基本原理
能使用APD、XPD、Innovus等设计软件独立完成中介层及基板设计
能基于CoWoS等封装类型完成完整设计方案
具备3年以上封装Layout设计经验
能理解主流封装厂及基板厂的制造能力与设计规则
主导或核心参与至少2款封装设计项目，完成从方案评估到设计交付的全流程
具有信号链仿真分析能力，能识别封装设计中的性能瓶颈并推动迭代闭环
能撰写清晰的技术文档并跨团队协同
工作职责
技术洞察与规划：主导封装技术分析，主动识别行业发展趋势与技术路线，为封装技术规划DSTE提供关键输入
方案设计与交付：主导封装方案的评估、制定与实现，推动方案达成DFM、DFT、DFR及封装平台技术要求
跨团队协同设计：协同芯片设计、信号链及PCB设计团队，完成Chiplet封装的全套设计，对齐接口规范与设计边界
规则与PDK制定：与技术开发团队共同制定Chiplet封装技术的Design Rule与PDK，沉淀设计方法论并迭代刷新
客户技术支撑：支撑客户封装产品的design in，提供高可靠性的封装设计平台，推动产品快速导入
优先资格
具有UCIe、DDR及SerDes高速接口封装设计经验更佳
AI 洞察
优缺点分析
优点
- 接触Chiplet、CoWoS等当前半导体行业最前沿的先进封装技术，技术壁垒高，个人核心竞争力强
- 长鑫存储作为国内存储芯片巨头，平台大，项目资源充足，能积累丰富的全流程实战经验
- 适合具备3年以上封装Layout经验，对先进封装技术有热情，且具备较强跨团队沟通与问题解决能力的半导体技术人才
缺点 / 挑战
- 先进封装涉及多物理场和跨团队协同，技术复杂度高，解决信号/电源完整性瓶颈的挑战大
- 需要频繁与芯片设计、PCB团队及客户沟通，对跨部门协调和抗压能力要求较高
角色解读
- 从封装设计工程师向高级专家或封装技术架构师发展，也可转向封装项目管理或客户技术支撑方向
- 随着Chiplet等先进封装技术的爆发，行业需求大，技术壁垒高，职业前景广阔
- 负责Chiplet、CoWoS等先进封装方案的设计与交付，使用APD、Innovus等工具完成中介层及基板Layout设计
- 协同芯片、信号链及PCB团队对齐接口规范，制定Design Rule与PDK，并支撑客户产品导入
- 熟练掌握APD、XPD、Innovus等封装设计软件，具备3年以上封装Layout经验
- 深入理解信号/电源完整性，具备信号链仿真分析能力，熟悉CoWoS、UCIe、DDR等先进封装及高速接口技术
申请策略
- 了解长鑫存储在DRAM及先进封装领域的最新布局，面试时可结合行业趋势（如AI芯片对先进封装的需求）提出自己的技术洞察
- 突出主导过的至少2款封装设计项目全流程经验，特别是Chiplet、CoWoS等先进封装项目
- 明确列出使用APD、Innovus等工具的熟练度，以及UCIe、DDR、SerDes等高速接口的设计经验
- 深入学习信号完整性（SI）和电源完整性（PI）的仿真分析技能，了解最新UCIe标准及Chiplet生态发展
- 提升跨团队沟通与项目管理能力，学习撰写高质量的技术文档
面试指南
- 采用STAR法则（情境、任务、行动、结果），重点突出在复杂项目中的技术决策过程、跨团队协同解决瓶颈的具体行动，以及最终达成的DFM/DFT指标和量产成果
- 请分享一个你主导的从方案评估到交付的完整封装设计项目，遇到了哪些技术瓶颈及如何解决？
- 在Chiplet封装设计中，如何对齐接口规范并处理信号完整性/电源完整性问题？
- 你如何使用APD或Innovus完成中介层及基板设计？请简述你的设计流程
- 针对UCIe或SerDes高速接口，你在封装设计时有哪些特殊的考量和规则制定经验？
- 复习信号完整性、电源完整性基础知识及CoWoS/Chiplet封装架构
- 准备2-3个自己主导的核心项目案例，梳理其中的技术难点、Design Rule制定逻辑及客户支撑经验
职位点评
薪资福利75
成长发展90
工作生活50
使命价值85
薪资福利
75中等
薪资处于半导体行业中上水平，超大型企业能提供较好的薪酬福利和稳定性，但JD未明确披露具体薪资和福利细节。
薪资信号未披露（AI估算：1.8千–3.5万/月）
成长发展
90较高
岗位涉及Chiplet、CoWoS等前沿先进封装技术，技术壁垒高，能极大提升个人在半导体核心领域的专业深度与行业竞争力。
技术前沿前沿/新兴技术
技术栈Chiplet、CoWoS、APD、XPD、Innovus、UCIe、DDR、SerDes、信号完整性、电源完整性
业务类型ambiguous
工作生活
50较低
JD未提及工作模式与WLB相关信息，半导体研发设计岗位通常工作节奏较快，且需跨团队协同及客户支撑，可能存在一定的加班压力。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
半导体先进封装是国家重点支持的核心技术领域，参与Chiplet等前沿技术研发具有较高的行业使命感与社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs