CMOS器件研发工程师-CMOS Device Engineer(J18154)

优缺点分析

角色解读

• 从器件研发工程师向技术专家发展，深入工艺整合与先进节点开发
• 可向技术管理方向转型，带领团队主导平台研发
• 在存储芯片行业积累经验，有机会向更先进的工艺节点或管理岗位发展
• 主导先进逻辑工艺平台的研发，定义工艺架构并推动器件与工艺协同开发
• 开发逻辑工艺PDK（Design Rule、EDR、Device Model等），优化制程实现高速低漏电性能
• 参与新产品导入，设计Testkey并完成Tapeout，与制程和生产协作进行Pilot Run，提升良率
• 扎实的半导体器件物理知识，理解CMOS器件工作原理与工艺集成
• 熟悉PDK开发流程，掌握Design Rule、EDR、Device Model等工具与方法
• 具备3年以上PI/PE/YE经验，熟悉数据处理与分析，能够定位工艺问题

申请策略

• 了解长鑫存储的业务重点和工艺水平，在面试中展示对存储工艺的理解
• 强调团队协作和问题解决能力，体现跨部门沟通的经验
• 突出半导体工艺或器件开发项目经验，特别是PDK开发、Tapeout或良率提升案例
• 强调对CMOS器件物理和工艺集成的理解，可附上相关论文或专利
• 用数据展示成果，如良率提升百分比、性能改善指标等
• 复习半导体器件物理和工艺整合知识，掌握TCAD仿真工具更佳
• 了解先进逻辑工艺（如FinFET、GAA）的发展趋势，增强行业认知
• 学习数据处理工具如Python、JMP，提升数据分析能力

面试指南

• 用STAR法则组织项目案例，突出个人贡献和量化结果
• 从物理原理出发解释问题，再结合工艺细节给出解决方案
• 展示系统思维，把器件、工艺、设计串起来回答
• 请介绍一下你主导过的一个工艺集成项目，遇到过什么问题，如何解决？
• 解释CMOS器件漏电流的主要机制，以及如何通过工艺优化降低漏电？
• PDK开发中Design Rule和Device Model的联系是什么？
• 如何评估一个工艺平台的电学性能和可靠性？
• 你在跨部门协作中如何推动Pilot Run顺利完成？