Watch Jobs
CXMT logo
长鑫存储
DFM工程师-DFM Engineer(J17738)
立即应聘

DFM工程师-DFM Engineer(J17738)

发布于 大约 2 小时前

普通员工/个人贡献者

合肥市
高级经验
全职员工
仅现场办公
本科
工艺工程
Bga
Cam350
Dfm
Fmea
Jedec
Npi
Pcb/Pcba
Smt
内存模组

AI 估算 · 15k–25k

半导体行业DFM工程师稀缺，5年经验加上内存模组方向，薪资较高。合肥生活成本适中，月薪2万左右具有竞争力。

职位详情

关于这个职位

该职位主要负责内存模组和PCB/PCBA的可制造性设计（DFM）全流程优化，确保设计与生产工艺兼容，提升量产良率

你需要主导DFM检查规范建立、可靠性专项优化以及元器件Footprint设计验证，协同NPI团队解决设计与工艺问题
适合具备5年以上DFM经验、精通Valor DRC和CAM350等工具的电子工程师

最低要求

教育背景与专业知识：本科及以上学历，电气工程、电子信息、计算机应用等相关专业，具备英文四级及以上水平，能阅读英文版产品手册

专业技能与资格：精通Valor DRC、CAM350等工具完成DFM分析，熟悉JEDEC MO-276等内存模组机械标准，具备元器件Footprint优化能力，能分析易撞件问题（如高堆叠BGA）并提出可行性解决方案
行业与专业经验：具备5年及以上主板或内存模组DFM经验，成功主导过BGA封装或高密度互连板的DFM优化项目
其他要求：具有优秀的问题解决能力和团队协作精神，能有效沟通并推动设计改进建议落地

工作职责

DFM全流程优化：主导PCB/PCBA可制造性设计（DFM）全流程优化，进行设计验证（阻抗控制、间距检查、钻孔匹配等），确保设计与生产兼容

DFM检查规范建立：建立并完善DFM检查规范，提前规避生产风险，覆盖焊盘设计、阻焊桥、元件布局等关键环节
可靠性专项优化：主导内存模组可靠性专项优化，针对TSV封装等特殊结构进行撞件风险评估，跟踪JESD22-B104等标准下的跌落/振动测试，通过FMEA分析推动设计改进
Footprint设计与验证：检查和优化元器件封装Footprint设计与验证，确保与SMT等生产工艺匹配，减少墓碑效应等缺陷
NPI量产良率协同提升：协同NPI团队，推动量产良率持续提升，闭环解决设计与工艺问题

优先资格

有内存模组（DDR4/DDR5）量产项目经验者优先

AI 洞察

优缺点分析

优点

  • 半导体行业处于高速增长期，DFM工程师是制造环节的关键角色，技能壁垒高，职业稳定性强
  • 合肥作为半导体产业重镇，长鑫存储是行业龙头，平台资源丰富，发展空间大
  • 技术迭代快，需持续学习新标准和新封装工艺（如TSV、HBM）
  • 适合具有扎实电子制造基础、善于解决工艺问题、希望在半导体制造领域深耕的技术型工程师

缺点 / 挑战

  • 能接触到内存模组量产全流程，积累丰富的PCB/封装工艺经验，薪资天花板较高
  • 工作需深入产线解决问题，可能面临高强度分析和跨部门协调压力
  • 岗位要求5年以上经验，入门门槛较高，新人成长周期较长

角色解读

  • 从DFM工程师发展为资深DFM专家，主导复杂封装和先进工艺的DFM策略
  • 横向转型为NPI项目经理或工艺整合工程师，或纵向晋升为技术团队主管
  • 向半导体封装设计或制造工艺研发方向发展，成为行业稀缺人才
  • 主导PCB/PCBA的可制造性设计（DFM）全流程优化，包括阻抗控制、间距检查等设计验证，确保设计与生产兼容
  • 建立并完善DFM检查规范，覆盖焊盘设计、阻焊桥、元件布局等环节，提前规避生产风险
  • 主导内存模组可靠性专项优化，针对TSV等特殊结构进行撞件风险评估，并通过FMEA推动设计改进
  • 检查和优化元器件封装Footprint设计，减少墓碑效应等SMT缺陷，协同NPI团队提升量产良率
  • 精通Valor DRC、CAM350等DFM分析工具，能独立完成设计规则检查
  • 熟悉JEDEC内存模组机械标准（如MO-276）和BGA封装技术
  • 具备元器件Footprint优化能力，能分析高堆叠BGA等易撞件问题并提出解决方案
  • 掌握FMEA、JESD22等可靠性分析方法，有量产项目经验者优先

申请策略

  • 在简历中强调与长鑫存储产品（DRAM内存模组）相关的经验，体现匹配度
  • 面试前了解长鑫存储的主要产品线和技术路线，准备针对性的工艺改善案例
  • 突出DFM项目经验，详细描述主导过的BGA或高密度互连板优化案例，附上量化成果（如良率提升百分比、缺陷减少数量）
  • 重点展示Valor DRC、CAM350等工具的使用熟练度，可列出具体版本
  • 强调对JEDEC标准、FMEA、JESD22等可靠性方法的理解
  • 如有内存模组（DDR4/DDR5）量产经验，单独列出并说明贡献
  • 深入学习TSV封装和先进封装（如2.5D/3D）的DFM要点
  • 掌握Python脚本或EDA工具二次开发，提升DFM自动化分析能力

面试指南

  • STAR法则：描述情境（S）、任务（T）、行动（A）、结果（R），重点突出DFM分析逻辑和改善效果
  • 技术问题：先明确问题本质，再分步骤说明分析方法（如检查设计规则、模拟验证、试验确认）
  • 流程优化：强调闭环管理——发现问题→分析根因→修改设计→验证效果→纳入规范
  • 请分享一个你主导的DFM优化项目，遇到了哪些设计问题？如何解决的？
  • 如何通过FMEA分析识别并降低内存模组的撞件风险？
  • Valor DRC和CAM350在DFM检查中各自的侧重点是什么？如何配合使用？
  • 请解释JEDEC MO-276标准中对内存模组的主要机械要求
  • 如果SMT后出现大量墓碑效应，你会从哪些DFM角度进行排查？

职位点评

72
综合评分

半导体大厂DFM岗位，技术扎实、薪资有竞争力，但工作灵活性低、WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合重视技能成长和行业前景、能接受产线高强度工作节奏的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值70

薪资福利

75中等

该职位薪资在合肥半导体行业具竞争力，但JD未明确提及福利，推测五险一金齐全，年终奖视公司业绩。

薪资信号未披露（AI估算：15K-25K/月）

成长发展

85较高

DFM工程师技能壁垒高，可接触先进封装和量产工艺，成长路径清晰，但JD未明确提及晋升机制。

技术前沿主流现代技术
技术栈DFM、Valor DRC、CAM350、JEDEC、FMEA、TSV、BGA、NPI
业务类型profit_center

工作生活

50较低

仅现场办公，产线工作模式，WLB一般，JD未提及弹性工时或远程选项。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

70中等

半导体行业属国家战略性产业，自主可控意义强，但岗位偏向工艺优化，使命感中等。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs