Watch Jobs
CXMT logo
长鑫存储
模拟IP设计工程师 /专家-Analog IP Design Engineer/Expert(J17435)
立即应聘

模拟IP设计工程师 /专家-Analog IP Design Engineer/Expert(J17435)

发布于 大约 14 小时前

普通员工/个人贡献者

合肥市 / 上海市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Adc
Bg
Eda
Ldo
Pll
Tcl
先进工艺
模拟Ip
量产流片

AI 估算 · 25k–45k

资深模拟IC设计岗位，技术要求高，半导体行业薪资有竞争力，结合多城市分布，月薪范围合理。

职位详情

关于这个职位

该职位是长鑫存储的模拟IP设计工程师/专家，主要负责模拟IP（如BG、LDO、PLL、ADC等）的电路设计、仿真验证与量产支持，需要扎实的模拟电路理论功底和5年以上相关经验，使用EDA工具和脚本语言进行全流程设计

适合有志于深耕半导体模拟IC设计领域的技术专家

最低要求

教育背景与专业知识：硕士及以上学历，微电子/集成电路/电子工程等相关专业，具备扎实的模拟电路设计理论功底

专业技能与资格：能使用模拟设计EDA工具完成全流程设计，具备脚本语言（如Python、TCL等）加速仿真自动化的能力
行业与专业经验：5年以上模拟IP设计经验，有BG、LDO、PLL、ADC等至少两类模块的量产流片经验，有先进工艺节点设计经历并解决过实际工艺适配问题
项目/任务成果：主导过至少一款模拟IP从设计到量产的完整流程，完成过功耗、性能与面积的多维优化
其他要求：具有系统化思维和深度数据分析能力，能快速定位并闭环设计缺陷，保持技术好奇心并能主动解析新标准

工作职责

模拟IP电路设计与优化：主导BG、LDO、PLL、ADC等基本模拟IP的电路设计，优化功耗、性能与面积竞争力，结合工艺特点制定完整的测试与验证方案

仿真验证与sign-off：使用模拟设计EDA工具完成前仿与后仿验证，通过脚本加速仿真自动化流程，确保设计满足sign-off标准
测试与量产支持：制定模拟IP的功能测试方案，配合测试工程团队完成芯片测试，分析量产数据并推动设计优化
技术文档与方案沉淀：编写设计规格书、测试计划及表征报告，系统化归档设计经验与IP复用资料
新技术预研与适配：跟踪新工艺与新技术趋势，解析新标准并评估其对模拟IP设计的影响，推动技术迭代

AI 洞察

优缺点分析

优点

  • 技术含量高，模拟IP设计是半导体核心技能，行业壁垒高，长期价值显著
  • 长鑫存储作为国产DRAM领军企业，能接触到先进工艺和量产实战，积累宝贵经验
  • 提供多城市工作选择（合肥、上海、北京、武汉），灵活适应个人生活规划
  • 随着国产芯片替代加速，该领域人才需求持续旺盛，职业前景广阔
  • 模拟IC设计学习曲线陡峭，需要深厚的理论基础和长期实践，入门门槛高
  • 工作强度可能较大，涉及多次流片和调试，项目周期紧张，需要较强的抗压能力
  • 先进工艺节点下设计与验证复杂度高，对细节和系统性思维要求极高

缺点 / 挑战

  • 适合有扎实模拟电路背景、热爱技术钻研、希望在半导体模拟设计领域做精做深的工程师，尤其是已有数年经验、寻求更大平台和先进工艺挑战的IC设计专家

角色解读

  • 技术深耕：从模拟IP设计工程师向模拟IC架构师发展，主导更复杂的混合信号系统设计
  • 管理方向：积累经验后可转向技术管理岗位，带领模拟IP团队
  • 横向拓展：深入理解存储芯片全流程，向芯片系统设计或产品定义方向延伸
  • 负责BG、LDO、PLL、ADC等模拟IP的电路设计，根据工艺特点优化功耗、性能与面积，制定测试与验证方案
  • 使用EDA工具进行前仿与后仿验证，通过Python/TCL脚本加速仿真流程，确保设计满足sign-off标准
  • 配合测试工程团队完成芯片测试，分析量产数据并推动设计优化，编写设计规格书、测试计划等技术文档
  • 跟踪新工艺与新技术趋势，解析新标准，评估对模拟IP设计的影响，推动技术迭代
  • 扎实的模拟电路设计理论功底，精通BG、LDO、PLL、ADC等至少两类模拟IP的设计
  • 熟练使用模拟设计EDA工具（如Cadence、HSPICE等）完成全流程设计
  • 具备脚本语言编程能力（Python、TCL），能实现仿真自动化
  • 有先进工艺节点流片经验，能解决实际工艺适配问题，具备量产交付能力

申请策略

  • 申请时表达对存储芯片领域和长鑫存储技术路线的认同，展示长期深耕的意愿
  • 可以预先了解长鑫存储的产品线（如DDR4/DDR5），在面试中结合自身经验提出改进思路
  • 突出主导过的模拟IP从设计到量产的项目经验，详细描述你在功耗、性能、面积优化中的具体贡献
  • 强调先进工艺节点（如28nm、14nm等）的流片经历和解决实际工艺问题的案例
  • 展现EDA工具和脚本编程能力，提及你如何用Python/TCL提升仿真效率
  • 列出与BG、LDO、PLL、ADC相关的模块设计数量与量产良率数据
  • 如果对先进工艺不熟悉，可以系统学习FinFET或GAA等前沿工艺的特性及对模拟设计的影响
  • 提升数据分析能力，学习使用Python进行测试数据分析和可视化，以支撑量产优化

面试指南

  • STAR法：情境(Situation)、任务(Task)、行动(Action)、结果(Result)，结构化展示项目经验
  • 技术深度与广度结合：先讲核心原理和设计思路，再讲实际优化措施和量化结果
  • 体现系统思维：对于工艺问题，从设计、仿真、测试多角度分析闭环
  • 请详细描述你主导过的一个模拟IP从设计到量产的完整流程，遇到的挑战及如何解决？
  • 在设计BG或LDO时，你是如何权衡功耗、性能与面积的？举例说明
  • 在先进工艺节点下，你遇到过哪些工艺适配问题？如何通过设计或验证手段解决？
  • 解释一下PLL的相位噪声来源及你会如何优化
  • 你常用哪些EDA工具和脚本方法进行仿真自动化？分享一个具体优化案例

职位点评

69
综合评分

技术前沿、薪资中上、发展潜力大，但工作强度高、WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合追求技术深度和职业成长、愿意投入时间钻研先进工艺的求职者，对工作生活平衡要求不高者更匹配。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活50
使命价值65

薪资福利

70中等

薪资未在JD中明确，但资深模拟IC设计岗位在半导体行业薪酬水平较高，且长鑫存储作为知名企业应提供有竞争力的薪酬。福利信息未提及，需面议确认。

薪资信号未披露（AI估算：25K-45K/月）

成长发展

85较高

该职位涉及先进工艺和前沿模拟IP设计，技术含量高，能显著提升个人专业能力。JD中明确要求跟踪新技术趋势，但未提及导师制或内部培训等正式发展机制，主要依赖项目实战。

技术前沿前沿/新兴技术
技术栈先进工艺、BG、LDO、PLL、ADC、Python、TCL、EDA
成长机会新技术预研与适配
业务类型ambiguous

工作生活

50较低

工作模式为仅现场办公，未提及灵活工时或远程选项，且半导体行业设计岗位通常需要较高的时间投入。多城市可选在一定程度上提供区位灵活性，但整体WLB信号不明显。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

65中等

半导体行业属于国家战略性新兴产业，国产DRAM突破具有较高社会价值，但JD未直接强调使命导向。技术迭代要求体现创新，但整体更偏技术实现。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs