Watch Jobs
CXMT logo
长鑫存储
版图设计工程师/专家-Layout Design Engineer/Expert(J17101)
立即应聘

版图设计工程师/专家-Layout Design Engineer/Expert(J17101)

发布于 大约 8 小时前

普通员工/个人贡献者

上海市 / 合肥市
中级经验
全职员工
仅现场办公
本科
硬件工程
Dfm
Drc
Eda工具
Lvs
全定制版图
版图设计
物理验证

AI 估算 · 18k–30k

半导体行业版图设计专家级职位，3年以上经验，结合一线及新一线城市薪资水平，月薪18-30K具有市场竞争力。

职位详情

关于这个职位

该职位负责全定制芯片版图设计与物理验证，是连接电路设计与芯片制造的关键环节

您将使用Cadence/Synopsys等EDA工具完成版图布局、DRC/LVS检查及DFM优化，确保设计满足工艺规则和可靠性要求
适合具备3年以上全定制版图经验、熟悉半导体制造流程的工程师

最低要求

教育背景与专业知识：本科及以上学历，微电子/集成电路/电子工程等相关专业，熟悉全定制设计流程的版图设计方法与物理验证规则

专业技能与资格：能使用全定制设计EDA工具（包括Cadence/Synopsys、StarRC及DRC/LVS工具）完成版图设计与验证
行业与专业经验：3年以上集成电路版图设计经验，有全定制版图从设计到物理验证的完整交付经历
项目/任务成果：主导过至少一款芯片的全定制版图设计，独立解决过多类物理验证问题并完成DFM优化
其他要求：具有跨团队技术沟通能力，能与电路设计工程师高效对齐设计意图并推动版图优化闭环

工作职责

全定制版图设计与优化：根据集成电路原理图完成全定制版图设计，规划版图的floorplan，与电路设计工程师协作优化版图以实现最佳电路性能

物理验证与闭环：完成版图物理验证，包括DRC、LVS、ERC及Self-heating/EM等检查，确保设计满足工艺规则和可靠性要求
参数提取与DFM适配：执行参数提取并评估DFM需求，输出符合sign-off标准的版图数据，推动可制造性优化

AI 洞察

优缺点分析

优点

  • 半导体行业是国家重点扶持领域，DRAM国产替代前景广阔，长期需求稳定
  • 长鑫存储作为国内DRAM龙头，提供先进的工艺平台和核心研发项目，技术积累扎实
  • 掌握全定制版图核心技能，在芯片设计链条中不可替代，职业护城河深
  • 对工艺知识和EDA工具依赖度高，技术更新节奏较快，需要持续学习
  • 适合严谨细致、热爱半导体物理实现、希望在芯片制造领域深耕的技术型人才

缺点 / 挑战

  • 版图设计工作内容重复性较高，需要极致的耐心和细节把控能力
  • 物理验证阶段可能面临大量迭代，项目周期紧张时有加班压力

角色解读

  • 从版图设计工程师向资深专家发展，主导更复杂芯片的全定制版图设计
  • 可转向设计规则制定、EDA工具开发或工艺集成等方向，成为半导体全流程专家
  • 积累经验后晋升为版图团队主管，负责项目管理和技术评审
  • 根据电路原理图进行全定制版图布局布线，规划芯片的物理实现方案，与电路设计工程师紧密协作优化性能
  • 运行DRC、LVS等物理验证工具，检查版图是否符合工艺规则和电路连接，处理各种验证错误
  • 提取寄生参数，评估可制造性设计（DFM），确保芯片在量产中的良率和可靠性
  • 精通Cadence Virtuoso、Synopsys ICC等版图设计工具，能高效完成复杂版图绘制
  • 深入了解半导体工艺制程（如DRAM工艺），掌握DRC/LVS/ERC等物理验证规则
  • 具备跨团队沟通能力，能与电路设计、工艺工程师协作解决版图相关问题

申请策略

  • 在简历中突出与长鑫存储DRAM业务的匹配度，如有存储芯片版图经验更佳
  • 面试前了解长鑫存储的技术路线和产品，展示对国产存储产业的热情
  • 突出全定制版图完整交付经历，列出主导的芯片项目及其工艺节点
  • 详述解决过的典型物理验证难题，如DRC违例、LVS不匹配等具体案例
  • 强调使用的EDA工具及其掌握程度，如Cadence、Synopsys、StarRC等
  • 如有DFM优化、良率提升相关成果，务必量化展示
  • 补充先进工艺（如7nm、5nm）的版图设计规则知识，提升竞争力
  • 学习脚本语言（如Skill、Tcl）可提升版图自动化效率，增加亮点

面试指南

  • 对于流程类问题，采用STAR法则：情境-任务-行动-结果，突出个人贡献和量化成果
  • 对于技术类问题，先阐述原理再联系实际案例，展示深度理解和问题解决能力
  • 对于协作类问题，强调沟通方式、技术对齐和闭环思维，体现团队合作意识
  • 请描述您主导过的一款全定制版图设计流程，包括遇到的挑战和解决方案
  • DRC和LVS验证中常见的错误类型有哪些？如何高效排查？
  • 您是如何进行DFM优化的？请举例说明对良率的影响
  • 如何与电路设计工程师协作优化版图？遇到分歧时如何处理？
  • 请解释Self-heating和EM检查的原理及版图设计中的注意事项

职位点评

66
综合评分

国内DRAM龙头企业，前沿工艺版图设计，技术成长性强，但WLB一般、需现场办公。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合追求技术深度和行业使命感、愿意在半导体领域长期发展的求职者，但需能接受现场办公和可能的项目压力。
表现最好
使命价值
相对薄弱
工作生活
薪资福利70
成长发展75
工作生活40
使命价值80

薪资福利

70中等

半导体行业薪资具有竞争力，长鑫存储作为头部企业提供较好的薪酬福利，但JD未明确具体数字，薪资信号为未披露。

薪资信号未披露（AI估算：18K-30K/月）

成长发展

75中等

职位涉及先进DRAM工艺，技术前沿度高，但没有明确提及培训或晋升通道，发展空间主要依赖项目积累。

技术前沿前沿/新兴技术
技术栈全定制版图、DRC、LVS、StarRC、DFM、Cadence、Synopsys
业务类型ambiguous

工作生活

40较低

仅现场办公，工作地点在科技园区，JD未提及弹性工时或不加班，可能面临项目期高强度工作。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

80较高

半导体国产替代行业高速增长，职位参与核心芯片设计，具有较高的使命感和行业影响力。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs