Watch Jobs
CXMT logo
长鑫存储
模拟混合电路设计工程师-Principal Analog and Mixed Signal Circuit Designer(J20164)
立即应聘

模拟混合电路设计工程师-Principal Analog and Mixed Signal Circuit Designer(J20164)

发布于 1 天前

普通员工/个人贡献者

上海市 / 合肥市
高级经验
全职员工
仅现场办公
不限
芯片设计
Drc/Lvs
Spice
Verilog-Ams
存储器
模拟电路设计
混合信号
灵敏放大器
电荷泵

AI 估算 · 40k–65k

资深芯片设计专家，模拟混合信号方向稀缺，市场需求旺盛，薪酬具备竞争力。

职位详情

关于这个职位

该职位主要负责存储器（Memory）关键模拟与混合信号模块的电路设计、仿真与验证，包括电荷泵、灵敏放大器等核心模块

需要与器件、数字、版图等团队紧密协作，确保芯片性能与量产良率
适合具备5年以上模拟混合信号设计经验、熟悉SPICE和Verilog-A的资深工程师

最低要求

教育背景与专业知识：硕士及以上学历，微电子学与集成电路或半导体器件等相关专业

专业技能与资格：熟练掌握SPICE类仿真工具及Verilog/Verilog-AMS，具备Verilog-A建模能力，能构建准确高效的模拟行为模型
行业与专业经验：具有5年以上模拟与混合信号电路设计经验，具备Memory或其他非易失性存储器项目经验
项目/任务成果：主导或深度参与过至少2款存储芯片关键模拟模块的完整设计流程，包括从设计、仿真到量产支持的全过程
其他要求：具备扎实的模拟与数字电路设计基础，能独立解决Memory设计中的物理与电路技术难题，具有跨团队协作能力，能与器件、工艺、数字、验证及测试团队高效沟通

工作职责

关键模拟模块设计与优化：主导Memory存储器关键模拟与混合信号模块的电路设计、仿真与验证，包括阵列译码器、电荷泵架构、灵敏放大器、高压开关、电平转换器及I/O接口电路的设计与优化

行为级模型建立： 建立并维护关键模块的Verilog-A行为级模型，用于系统级快速仿真与性能验证
大规模混合仿真验证：执行阵列级混合仿真，使用SPICE、Spectre等工具，结合Verilog/Verilog-AMS进行大规模电路验证，确保设计满足功能与性能指标
跨领域协同优化： 与器件物理团队紧密合作，基于实际器件特性优化电路性能与可靠性，与数字设计团队协同实现纠错码方案的电路实现
版图支持与量产问题闭环：支持版图团队完成高压电路布局，确保符合DRC/LVS规则及高压隔离要求，分析并解决量产中出现的模拟电路相关失效问题，提升产品良率与可靠性

AI 洞察

优缺点分析

优点

  • 技术含量高，涉及存储芯片核心模块，专业壁垒强，长期发展前景好
  • 长鑫存储作为国产存储器龙头，平台大，项目资源丰富，可积累宝贵的量产经验
  • 多城市可选（上海、合肥、北京、西安），提供了灵活的工作地点选择
  • 薪酬水平在半导体行业有竞争力，且15薪等福利优厚
  • 对综合能力要求高，需同时掌握模拟、数字、器件等多个领域知识
  • 适合有5年以上模拟混合信号设计经验、热爱芯片设计、具备较强技术攻坚能力和团队协作精神的资深工程师

缺点 / 挑战

  • 工作强度可能较大，存储器设计周期紧、验证复杂，需承受一定压力
  • 需要与多个团队频繁沟通协调，对协作能力要求较高

角色解读

  • 在存储芯片领域深耕，成为模拟设计专家，可向主任工程师或技术专家方向发展
  • 积累全流程设计经验（设计-仿真-量产），未来可转向架构设计或团队管理
  • 随着国产存储器产业发展，行业机会多，跳槽或晋升空间较大
  • 负责存储器核心模拟模块（如电荷泵、灵敏放大器、译码器）的电路设计与仿真，确保性能和可靠性
  • 建立Verilog-A行为级模型，用于系统级仿真和性能验证，加速设计迭代
  • 与器件、数字、版图、测试团队协作，解决从设计到量产中的技术问题
  • 支持版图设计满足DRC/LVS和高电压隔离要求，并分析量产失效问题，提升良率
  • 熟练掌握SPICE/Spectre等电路仿真工具，具备扎实的模拟电路设计功底
  • 精通Verilog-A/Verilog-AMS建模，能构建高效准确的仿真模型
  • 有5年以上模拟或混合信号设计经验，有Memory或非易失性存储项目经验
  • 具备跨团队沟通协作能力，能独立解决复杂电路问题

申请策略

  • 研究长鑫存储的技术路线和产品，了解他们在DRAM领域的布局，在面试中体现行业认知
  • 准备一些过往项目的技术细节，尤其是量产中出现的问题和解决方法
  • 突出存储芯片模拟模块设计项目经验，尤其是从设计到量产的全流程经历
  • 详细描述在电荷泵、灵敏放大器等模块中的具体贡献和成果，如性能指标、良率提升等
  • 强调Verilog-A建模和混合仿真能力，列出使用过的工具和解决过的技术难题
  • 展现跨团队合作案例，如与器件、数字、版图团队的协同经验
  • 如果对Memory模拟设计不熟悉，可提前学习DRAM/NAND存储原理和典型模拟模块
  • 强化Verilog-AMS和混合信号仿真技能，熟悉主流EDA工具（如Cadence Virtuoso）

面试指南

  • 采用STAR法则（情境-任务-行动-结果）回答项目经验类问题，突出个人贡献和量化成果
  • 对于技术原理问题，从基础原理出发，结合工程实践，说明权衡和优化方向
  • 对于问题解决类问题，展示系统性的Debug方法论，如假设-验证-根因-对策
  • 请介绍一个你主导设计的存储芯片模拟模块，从需求到量产的完整过程
  • 电荷泵设计中，如何提高效率并降低纹波？遇到过哪些挑战？
  • 如何建立Verilog-A行为模型，并确保其准确性？
  • 在大规模混合仿真中，如何平衡仿真速度与精度？
  • 如果量产中出现灵敏放大器失效问题，你会如何分析和解决？

职位点评

74
综合评分

资深芯片模拟设计岗，技术前沿、薪资优厚，但工作强度和时间灵活性可能一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最看重技术成长和行业前景，对工作地点灵活性要求不高，能接受现场办公和一定工作强度的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活50
使命价值70

薪资福利

80较高

薪资处于行业前列，且大平台稳定，但具体福利未在JD中披露，因此得分较高但非满分。

薪资信号未披露（AI估算：40K-65K/月）

成长发展

85较高

技术前沿（存储芯片模拟设计），项目挑战大，能显著提升个人技术深度和行业竞争力。

技术前沿主流现代技术
技术栈SPICE、Verilog-A、Verilog-AMS、Mixed-Signal、Memory、Charge Pump、Sense Amplifier、DRC/LVS
业务类型ambiguous

工作生活

50较低

要求现场办公，且未提及弹性工作或WLB信息，多城市可选但可能需适应不同工作地点，生活平衡一般。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

半导体存储行业是国家重点扶持方向，个人工作对国产芯片自主化有贡献，有较高的行业意义。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs