Watch Jobs
CXMT logo
长鑫存储
CMOS器件研发工程师-CMOS Device Engineer(J17033)
立即应聘

CMOS器件研发工程师-CMOS Device Engineer(J17033)

发布于 大约 2 小时前

普通员工/个人贡献者

合肥市
高级经验
全职员工
仅现场办公
硕士
研究与开发 (研发)
Cmos
Doe
Dram
Fmea
Rca
Spc
半导体工艺
器件物理
数据分析

AI 估算 · 25k–40k

高级半导体研发岗位，技术门槛高，市场稀缺，合肥生活成本较低，薪资竞争力强。

职位详情

关于这个职位

作为长鑫存储的CMOS器件研发工程师，你将专注于先进DRAM技术节点的器件性能优化，通过深入分析电性失效和良率问题，设计实验并协调跨部门团队，确保产品达到性能、良率和可靠性目标

该岗位要求扎实的半导体物理基础和5年以上经验，是技术专家成长的核心路径

最低要求

硕士及以上学历，微电子、电子工程、材料科学、物理等相关专业

年以上半导体器件研发工程经验，有先进DRAM/Logic 成功研发/量产经验者优先
深入理解半导体器件物理、制造工艺全流程及各模块（光刻、蚀刻、薄膜、扩散、离子注入、CMP）的相互作用
精通半导体电性测试原理、熟悉与理解产品测试原理，DRAM相关电路功能与设计
熟练掌握 SPC, DOE, FMEA, RCA 等工程方法，具备极强的数据分析和问题解决能力
优秀的项目管理和跨部门沟通协调能力
流利的英文读写能力，能进行国际技术交流

工作职责

负责特定技术节点或特定产品的CMOS device 性能优化工作，达成产品性能、良率及可靠性目标

针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题
设计并执行整合层级的实验（DOE），优化整体CMOS 制程条件
与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）

AI 洞察

优缺点分析

优点

  • 长鑫存储是国内DRAM龙头企业，技术平台先进，参与核心器件研发
  • 岗位技术深度高，能积累宝贵的先进节点量产经验
  • 合肥半导体产业快速发展，生活成本低于一线城市，综合性价比高
  • 良率攻关期工作强度大，可能需要加班和高压
  • 技术迭代快，需持续学习最新工艺和理论
  • 跨部门协作要求高，沟通成本大
  • 适合对半导体器件物理有浓厚兴趣、善于数据分析和问题解决、有5年以上经验且愿意在技术路线上深耕的资深工程师

缺点 / 挑战

暂无明显挑战项

角色解读

  • 成为资深器件专家或技术负责人，主导关键技术节点研发
  • 转向产品工程或技术管理岗位，拓宽职业路径
  • 在存储芯片领域持续深耕，成为行业领军人才
  • 负责先进CMOS器件性能优化，通过工艺调整和实验设计达成产品良率与可靠性目标
  • 深入分析电性失效根因，协调多部门资源解决良率损失问题
  • 与产品、良率、设计团队紧密合作，进行产品调试和性能提升
  • 扎实的半导体器件物理和制造工艺全流程知识
  • 精通电性测试原理和DRAM电路设计基础
  • 熟练掌握SPC、DOE、FMEA等工程方法，具备数据驱动的问题解决能力
  • 优秀的项目管理和跨部门沟通能力，以及流利的英文技术交流能力

申请策略

  • 深入了解长鑫存储的技术路线和产品，在面试中展现对先进DRAM技术的独特见解
  • 准备2-3个完整的项目案例，用STAR原则清晰阐述问题、行动和结果
  • 突出DRAM或Logic先进节点的研发/量产经验，用具体数据展示良率提升案例
  • 强调解决电性失效和工艺优化的项目经验，说明使用的工程方法（如DOE、FMEA）
  • 体现跨部门协作和项目管理能力，列出合作团队和成果
  • 展示英文技术交流能力，如国际会议或合作项目
  • 巩固半导体器件物理和工艺整合知识，复习经典教材如《半导体器件物理》
  • 学习DRAM电路设计基础，了解产品测试原理

面试指南

  • 使用STAR法则：情境、任务、行动、结果，重点突出技术分析和数据支撑
  • 结合理论原理和实际数据，展示逻辑推理过程
  • 体现团队协作，说明与哪些角色合作以及如何协调
  • 请描述一次通过DOE优化CMOS器件性能的经历，包括设计、执行和结果
  • 如何定位和解决DRAM的保留时间（Retention Time）失效？
  • 在FMEA中，如何评估工艺步骤的严重度、发生度和探测度？
  • 解释器件性能（如Vt、Ion）与可靠性的权衡，并举例说明
  • 用英文简要介绍你参与过的一个先进节点项目

职位点评

75
综合评分

大厂核心研发岗，前沿技术栈薪资高，但工作强度较大，WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合重视技术成长和薪资回报，能接受一定加班强度的资深半导体工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活40
使命价值75

薪资福利

85较高

该岗位薪资水平高于市场平均，且长鑫存储作为大厂提供稳定福利，合肥生活成本较低，综合薪酬满意度高。

薪资信号偏高 (25K-40K/月)

成长发展

90较高

岗位涉及先进DRAM技术节点，技术前沿性强，能深度参与核心器件研发，成长空间大。

技术前沿前沿/新兴技术
技术栈CMOS、DRAM、器件物理、SPC、DOE、FMEA
业务类型profit_center

工作生活

40较低

仅现场办公，半导体行业良率攻关期可能需要加班，工作与生活平衡一般。

工作模式仅现场办公
办公地点科技园/产业园
加班情况JD含高强度暗示词

使命价值

75中等

半导体存储芯片国产化具有重要战略意义，社会价值较高，但岗位偏技术执行，使命感感知中等。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs