数模混合电路设计专家(J14118)

优缺点分析

角色解读

• 向存储器架构师或芯片设计专家发展，主导更复杂的存储芯片架构设计
• 横向扩展至全芯片集成或系统级方向，成为芯片设计团队的负责人
• 在长江存储内部可以走向技术管理岗位，带领团队攻克下一代存储技术
• 调研并搭建异构大带宽存储器的架构，对接加速器需求，确保存储子系统满足性能目标
• 主导可测性设计（DFT）、内建自测试（BIST）以及物理层/协议层接口IP核的RTL设计、验证，保证芯片可测试性和接口兼容性
• 参与存储器接口电路的定制化设计和时序收敛分析，优化时序满足高速信号要求
• 参与芯片级集成方案讨论，完成模块互联和验证，确保芯片整体功能正确
• 扎实的数字/混合信号IC设计基础，5年以上相关经验，熟悉RTL设计、验证流程
• 深入理解存储器子系统架构在SOC中的应用，熟悉JEDEC等存储器设计规范
• 具备可测性设计、内建自测试、物理层/协议层接口设计验证的经验
• 掌握时序分析、芯片集成验证技能，能够解决高速电路设计中的挑战

申请策略

• 在面试中重点阐述对存储器架构的深入理解（如带宽、延迟、功耗权衡）
• 提前了解长江存储的产品线和研究方向，展现对公司的热情和匹配度
• 突出5年以上IC设计经验，重点展示存储器控制器、DFT、接口设计等直接相关项目的成果
• 强调熟悉JEDEC规范、SOC架构应用，并提供具体项目案例说明技术贡献
• 列举发表的专利、论文或参与的国际标准，体现专业影响力
• 展示团队协作和领导能力，特别是在跨部门合作或担任技术负责人方面的经历
• 可补充学习最新的JEDEC标准如DDR5、HBM3规范，加深对存储子系统的理解
• 提升脚本能力（如Python、Perl）用于自动化验证流程，提高效率

面试指南

• 采用STAR法则（情境-任务-行动-结果）回答项目经历，突出技术难点、解决思路和量化结果
• 对于规范类问题，先陈述标准定义，再联系实际设计中的权衡和优化
• 对于验证问题，系统性地描述验证计划、测试用例和覆盖率的达成
• 请描述你设计过的一个存储器控制器项目，遇到的最大时序挑战是什么？如何解决的？
• JEDEC规范中DDR5相较于DDR4有哪些关键变化？如何影响接口设计？
• 如何设计一个可测性方案（DFT）来覆盖存储器的常见故障？
• 你如何验证物理层和协议层接口的兼容性？
• 在芯片集成过程中，如何处理多个模块之间的信号完整性和时序收敛问题？