研发PIE工程师/专家(J14290)

优缺点分析

角色解读

• 技术方向：从工艺整合专家发展为技术总监或首席工程师
• 管理方向：晋升为工艺团队主管，带领团队开发新一代工艺平台
• 横向发展：转向产品工程或研发管理，参与芯片设计到量产全流程
• 开发并优化NAND闪存工艺平台，设计新的工艺流程并完成验证
• 制定流片方案，监控关键工艺参数，确保工艺稳定性和一致性
• 运用JMP DOE工具设计实验，解决工艺异常并整合各单元模块工艺
• 分析电性、良率和可靠性数据，提出改善方案以提升芯片性能
• 扎实的半导体物理和器件物理基础，熟悉CMOS工艺和NAND闪存原理
• 精通工艺整合（PIE），熟悉Design Rule、TO、TSK设计等
• 熟练使用JMP等数据分析工具进行DOE实验设计
• 具备良率和可靠性问题分析能力，能快速定位根因

申请策略

• 深入了解长江存储的技术路线（如Xtacking架构），在面试中展现行业认知
• 准备2-3个完整的工艺问题解决案例，按STAR原则呈现
• 突出在foundry的工艺整合经历，具体描述解决过的复杂异常和良率提升成果
• 强调精通JMP DOE、SPC等数据分析工具，附上量化结果（如良率提升X%）
• 展示对半导体器件物理的理解，可提及相关项目或论文
• 如有3D NAND或先进制程经验（如1Xnm以下），务必重点标注
• 学习3D NAND特定工艺如电荷俘获、高k介质等，补充相关知识
• 熟悉良率分析软件如Spotfire、Knime或JMP高级功能

面试指南

• 采用STAR原则：情境、任务、行动、结果，重点展示分析思路和量化结果
• 针对技术问题，先阐明基本原理，再结合实际案例说明
• 对开放性问题，展示系统性思考，如“从设计、工艺、材料三个层面分析”
• 请描述一次你通过DOE解决工艺异常的经历
• 解释Design Rule对良率的影响，并举例说明如何优化
• 如何区分器件的电性问题与工艺问题？
• 对于NAND闪存，哪些失效机制是关键？如何改善？
• 如何平衡工艺窗口与器件性能？