长江存储
器件设计工程师(J14450)
器件设计工程师(J14450)
发布于 大约 14 小时前普通员工/个人贡献者
武汉市
中级经验
全职员工
仅现场办公
学历未注明
研究与开发 (研发)
Tcad
半导体制造
可靠性
器件物理
存储芯片
工艺集成
Cmos器件设计
Hkmg工艺
AI 估算 · 15k–25k
半导体行业技术岗，武汉薪资水平中等偏上，2年经验约1.5-2.5万，14薪。
职位详情
关于这个职位
这是一个半导体器件设计工程师职位，属于长江存储技术研发团队
你需要参与CMOS器件的设计与优化，解决可靠性问题，并与工艺整合工程师合作，推动工艺和成本优化
适合有2年以上CMOS器件经验、熟悉HKMG工艺和器件物理的工程师
最低要求
年及以上CMOS器件设计经验
须具备先进经验，包含HKMG工艺平台开发经验
须具备较深的器件物理功底
工作职责
参与器件设计，获得满足产品设计需求的高性能CMOS器件，并解决所有的可靠性问题
与PIE合作，实现工艺和成本的优化
AI 洞察
优缺点分析
优点
- 存储芯片行业前景广阔，长江存储是国内龙头，技术积累深厚
- 能接触到最先进的CMOS工艺（如HKMG），技术成长快
- 团队专业，学习氛围浓厚，利于个人长期发展
- 对器件物理和工艺细节要求高，持续学习负担重
- 武汉半导体生态相对不成熟，外部交流机会可能较少
- 适合对半导体物理和工艺有浓厚兴趣、愿意深入技术细节、追求长期技术成长的工程师
缺点 / 挑战
- 工作强度较大，需要应对技术难题和项目压力
角色解读
- 可晋升为高级器件工程师或技术专家，主导更复杂的器件开发
- 横向可转向工艺整合、产品工程或良率提升岗位
- 随着存储技术演进，有望成为关键技术带头人
- 设计与优化CMOS器件结构，确保满足产品性能和可靠性要求
- 解决器件可靠性问题，如热载流子注入、负偏压温度不稳定性等
- 与工艺整合工程师合作，调整工艺参数以优化成本和良率
- 参与先进工艺技术（如HKMG）的开发与导入
- 深入掌握半导体器件物理和CMOS工艺原理
- 熟悉HKMG等先进工艺技术，具备相关开发经验
- 熟练使用TCAD仿真工具进行器件设计
- 具备良好的数据分析和问题解决能力
申请策略
- 面试时展现对存储器件与逻辑器件差异的理解
- 关注长江存储的技术路线，体现对公司方向的认同
- 突出CMOS器件设计项目经验，具体说明贡献和成果
- 强调HKMG工艺开发经历或相关可靠性分析案例
- 展示扎实的器件物理理论功底，如论文或专利
- 学习TCAD模拟工具（如Sentaurus）的实际应用
- 了解存储芯片（如3D NAND）特有的器件需求
面试指南
- 技术问题采用STAR法则：描述背景、任务、行动和结果
- 原理问题从物理机制入手，逐步推导，展现逻辑性
- 结合项目经验，强调个人贡献和量化成果
- 解释HKMG工艺中高k介质的优势及挑战
- 如何解决CMOS器件的热载流子注入问题？
- 描述一次你优化器件性能的经历，采用了哪些方法？
- 什么是阈值电压滚降效应？如何改善？
- CMOS scaling面临哪些物理极限？
职位点评
72
综合评分
半导体先进工艺研发岗，技术含量高，成长空间大，工作强度中等。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合重视技术成长和行业前景，对薪资和WLB有合理期望的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活60
使命价值70
薪资福利
70中等
薪资水平在武汉有竞争力，但未提及福利细节，整体补偿性中等偏上。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
85较高
能够接触先进CMOS工艺（HKMG），技术前沿，成长空间大，发展性动机满足度高。
技术前沿前沿/新兴技术
技术栈CMOS、HKMG、器件物理、可靠性、TCAD
业务类型ambiguous
工作生活
60中等
仅现场办公，未提及弹性工作，武汉工作生活平衡一般，满足度有限。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
存储芯片是战略产业，有社会价值，但职位偏向技术实现，使命感一般。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
长江存储 的其他在招职位
相似职位推荐
Watch Jobs