兆易创新
数字设计工程师（DFT方向）-2027届校招
数字设计工程师（DFT方向）-2027届校招
发布于 大约 6 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Lbist
Sdc
数字电路
良率分析
集成电路设计
值不值得投
72综合评分
综合评分 72
技术成长型校招岗位，DFT方向前沿，薪资市场水准，WLB未明确。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
薪资怎么样
17K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 160 个在招
市场机会
选择面较广
上海 · 芯片设计 · 约 340 个在招
职位详情
关于这个职位
作为数字设计工程师，你将参与兆易创新芯片的DFT（可测试性设计）方向工作，负责电路设计、仿真、验证和测试，以提升芯片的设计效率和测试可靠性
这是一个面向2027届毕业生的校招岗位，适合对集成电路设计有热情的应届生
最低要求
微电子、集成电路、电子工程专业
扎实的数字电路、集成电路设计基础知识、了解ASIC设计流程
具备良好的逻辑分析能力、学习能力、沟通协作能力
工作职责
参与芯片DFT电路的设计、仿真工作、包括scan、mbsit、lbist及IP test等
参与DFT相关的sdc的集成和验证工作、配合和支持后端的DFT STA收敛
参与ATE test工作、良率分析等测试相关工作
参与DFT流程的开发和优化、提升DFT设计和测试效率
优先资格
有DFT项目经验者优先
AI 洞察
优缺点分析
优点
- 技术含量高，能深入学习DFT前沿知识
- 参与国产芯片设计，行业前景广阔
- 大型企业平台，提供系统化培训和职业发展支持
- 工作涉及芯片全流程，积累宝贵经验
- 技术难度大，需要持续学习新工具和方法
- 竞争激烈，需不断提升自身技能以脱颖而出
- 适合微电子、集成电路相关专业的应届生，对芯片设计有浓厚兴趣，逻辑思维能力强，希望在该领域深耕
缺点 / 挑战
- 项目周期可能紧张，需应对截止日期压力
角色解读
- 从初级DFT工程师成长为高级工程师，主导复杂项目
- 可向芯片设计经理或测试经理方向发展
- 积累经验后，可转向其他芯片设计领域或技术管理岗位
- 参与芯片DFT电路的设计与仿真，确保芯片可测试性
- 负责DFT相关SDC的集成验证，配合后端时序收敛
- 进行ATE测试和良率分析，优化芯片测试流程
- 开发和改进DFT流程，提升设计和测试效率
- 扎实的数字电路和集成电路设计基础知识，了解ASIC流程
- DFT技术专业知识，包括scan、lbist等测试方法
- 良好的逻辑分析能力和沟通协作能力
- 学习能力强，能快速掌握芯片设计工具
申请策略
- 关注兆易创新的产品线，特别是存储和MCU芯片，了解DFT的应用场景
- 准备面试时，复习数字电路基础和DFT原理，准备项目案例讲解
- 突出微电子、集成电路相关课程成绩和项目经验
- 强调DFT相关的课程设计、实习或竞赛经历
- 展示数字电路设计、仿真工具（如Verilog、VHDL）的使用技能
- 体现逻辑分析、团队协作和问题解决能力的实例
- 学习DFT专业工具和流程，如DFT Compiler、Tessent等
- 深化数字集成电路设计知识，熟悉ASIC设计流程
面试指南
- 技术原理题：先定义概念，再结合实际应用举例说明
- 项目经验题：使用STAR方法（情境、任务、行动、结果）结构化描述
- 职业规划题：结合个人兴趣、技能和公司发展，展示长远目标
- 请解释DFT在芯片设计中的作用和重要性？
- 描述一个你参与过的数字电路设计或DFT相关项目？
- 如何解决DFT设计中的时序收敛问题？
- 你对ASIC设计流程有什么理解？
- 为什么选择DFT方向？你对这个职业规划是什么？
职位点评
薪资福利70
成长发展85
工作生活50
使命价值80
薪资福利
70中等
校招薪资符合市场水平，但JD未提及具体福利，补偿性动机满足程度中等。
薪资信号市场水准 (12K-22K/月)
成长发展
85较高
职位涉及DFT前沿技术，有较高学习价值和成长空间，发展性动机满足较好。
技术前沿前沿/新兴技术
技术栈DFT、scan、lbist、mbsit、ATE test、良率分析
业务类型ambiguous
工作生活
50较低
JD未明确工作模式和WLB信号，芯片设计岗位通常需现场办公，生活化动机满足有限。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
芯片设计属于高速增长赛道，参与国产芯片开发具有行业意义，意义感动机较高。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs