兆易创新
数字设计工程师-2027届校招
数字设计工程师-2027届校招
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Rtl编码
Systemverilog
数字Ic设计
电源管理芯片
芯片验证
值不值得投
76综合评分
综合评分 76
国产芯片龙头校招、技术成长路径清晰、流片实战机会多，日常偏现场办公且节点期节奏紧凑
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.4万
与硬件工程中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 190 个在招 · 其中硬件工程 51 个
市场机会
选择面较广
成都 · 硬件工程 · 90 个在招
职位详情
关于这个职位
面向2027届毕业生的校园招聘岗位，主要负责PMU芯片的数字模块设计与验证
工作内容涵盖RTL代码编写、测试环境搭建、模块级验证及支持芯片流片全流程，同时协助测试与客户技术支持
最低要求
微电子、集成电路等电子类专业研究生及以上学历
了解集成电路CMOS电路基础知识
熟悉Verilog/System Verilog, 能使用Makefile/Perl/Python等编程语言
有Linux下主流数字IC设计和验证相关工具使用经验
熟悉以下一种或多种外设协议:I2C/I3C/SPI/UART /LIN/CAN/AHB/APB/etc.
具有良好的沟通能力、学习能力、分析能力和团队合作能力
工作职责
参与芯片需求规格的学习与理解，并完成相关模块的设计方案
负责相关模块的RTL设计代码实现
搭建验证环境、编写测试激励，完成模块级验证工作
参与芯片开发的部分流程并支持芯片顺利Tape-out，包括不限于：LINT/CDC/RDC/FPGA/DFT/SYN/Formal Verification/PNR support/ATPG gen/STA/等
协助AE/TE工程师完成芯片的测试
参与相关芯片的客户支持
优先资格
具有电源类数模混合项目经验更佳
AI 洞察
优缺点分析
优点
- 处于国产芯片自主可控核心赛道，技术壁垒高且职业护城河深
- 头部上市半导体企业提供完善的培训体系与清晰的晋升通道
- 接触完整芯片流片流程，实战经验极具行业竞争力与跳槽溢价能力
- 数字IC设计对细节要求极高，RTL编码与验证调试需高度专注，前期学习曲线陡峭
- 跨部门协作频繁，需兼顾技术深度与沟通效率，快速响应测试与客户需求
- 适合微电子/集成电路相关专业硕士，对底层硬件设计有浓厚兴趣，具备较强逻辑思维与抗压能力的求职者
缺点 / 挑战
- 流片节点临近时可能面临较高的项目压力与加班节奏，需适应敏捷交付环境
角色解读
- 初期深耕单一模块设计与验证，逐步独立承担复杂IP开发与集成任务
- 中长期可向资深IC设计工程师、架构师或项目经理方向发展，亦可横向拓展至模拟/混合信号领域
- 负责PMU芯片数字模块的架构设计与RTL编码实现，输出高质量可综合代码
- 搭建自动化验证环境并编写测试用例，执行模块级功能与性能验证
- 跟进芯片流片前各项物理验证与签核流程，保障设计按时交付并支持后续测试
- 精通Verilog/SystemVerilog硬件描述语言及Linux环境下主流EDA工具链
- 掌握I2C/SPI/CAN等常见外设接口协议原理与状态机设计
- 具备扎实的CMOS电路基础、数字逻辑设计能力与脚本自动化编程能力
申请策略
- 关注公司官网校招专区动态，准备针对PMU电源管理领域的技术问答与行业认知
- 面试前梳理个人项目中的难点突破过程，展现解决问题的系统性与复盘能力
- 突出硕士期间参与的数字IC设计/验证项目，详细列出使用的EDA工具、协议栈及具体贡献指标
- 强调Python/Perl脚本自动化能力，体现工程化思维与提效意识
- 系统复习CMOS数字电路与时序分析基础，巩固异步时钟域处理与跨时钟域同步技巧
- 动手实践开源RISC-V或简单SoC项目，熟悉完整设计验证流程与覆盖率收敛方法
- 提前掌握至少两种常用外设协议的时序规范与状态机设计，准备典型应用场景解答
面试指南
- 采用STAR法则结构化回答项目经历，明确背景、任务、行动与量化结果
- 技术题先阐述原理与边界条件，再结合具体工具/案例说明解决步骤，避免空谈理论
- 遇到不确定问题坦诚说明假设前提，展示逻辑推演能力与知识迁移思路而非盲目猜测
- 请简述一次完整的数字模块设计与验证流程，你负责的具体环节是什么？
- 如何保证异步时钟域下的数据同步安全性？常见的CDC处理方法有哪些？
- 遇到仿真覆盖率不达标或时序违例，你的排查思路与定位工具是什么？
- 请解释I2C或SPI协议的关键时序、状态转换及常见异常处理机制
- 重温《数字集成电路设计》经典教材核心章节，重点强化时序分析与验证方法论
职位点评
薪资福利75
成长发展85
工作生活60
使命价值80
薪资福利
75中等
提供符合一线城市对标水平的应届硕士薪资包，叠加上市公司福利体系，整体薪酬竞争力处于市场中上。
薪资信号市场水准 (1.8千–3.0万/月)
成长发展
85较高
岗位直接参与完整芯片流片周期，技术栈前沿且垂直度高，内部导师制与轮岗机制将加速新人成长为独当一面的IC工程师。
技术前沿前沿/新兴技术
技术栈Verilog、SystemVerilog、数字IC设计、芯片验证、RTL、EDA工具
业务类型profit_center
工作生活
60中等
半导体研发岗通常以现场办公为主，流片节点前后工作强度较大，但日常排班相对规律，WLB取决于具体项目组节奏。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
投身国产半导体核心元器件自主研发，直接助力产业链国产化替代与技术自主可控，具备显著的行业战略价值与社会意义。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs