兆易创新
eFlash IP数字电路设计工程师-2027届校招
eFlash IP数字电路设计工程师-2027届校招
发布于 大约 6 小时前普通员工/个人贡献者
北京市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Bist
Dc
Ecc
Eflash
Fifo
Mbist
Nor Flash
Pt
Rtl设计
AI 估算 · 25k–40k
北京芯片设计硕士校招薪资较高，技术门槛高，行业前景好，综合考虑市场水平。
职位详情
关于这个职位
该职位负责嵌入式Flash存储器（eFlash IP）的数字电路设计与验证，包括时序控制、校准、MBIST等核心模块的RTL设计与功能验证，是MCU芯片中存储子系统的关键岗位
适合微电子/集成电路专业硕士，需熟练掌握Verilog/SystemVerilog、UVM及EDA工具，对存储器设计感兴趣的同学
最低要求
微电子、电子科学与技术、集成电路等相关专业，硕士及以上学历
熟悉UVM环境、熟练运用Verilog/SystemVerilog、VCS/DC/PT等EDA工具进行RTL设计、综合、时序分析
具有扎实的数字电路知识，熟悉状态机、时钟复位设计、FIFO、ECC等数字模块
工作职责
负责MCU用嵌入式Flash存储器（eFlash IP）的数字电路设计与验证
eFlash IP数字控制逻辑设计，包括Read/Program/Erase时序控制等核心模块
Verilog behavior Model设计与实现
Timing LIB（setup time、hold time、delay time等时序要求）交付
Trim与校准数字逻辑设计，包括配置寄存器、命令接口、数据通路设计
制定MBIST（存储器内建自测试）设计方案
为模拟模块建模，为模拟模块仿真提供Vector，实施eflash IP fullchip功能验证
优先资格
熟悉eFlash/NOR FLASH电路架构或具有存储器设计经验者优先，了解BIST/MBIST架构者优先
AI 洞察
优缺点分析
优点
- 兆易创新是国内存储芯片龙头，平台优秀，校招有完善的培训体系
- eFlash是MCU核心IP，技术含量高，职业发展空间大
- 芯片行业受国家政策支持，就业前景稳定且薪资竞争力强
- 与顶尖的模拟、数字团队协作，技术视野开阔
- 数字IC设计门槛高，需要熟练掌握多种EDA工具和验证方法
- 应届生需快速适应从理论到工程实践的转变
缺点 / 挑战
- 存储器设计涉及复杂时序，工作强度可能较大，需应对项目进度压力
- 适合微电子/集成电路专业硕士，对数字电路设计有浓厚兴趣，愿意深入存储器领域，能承受一定技术挑战的同学
角色解读
- 向资深数字设计工程师演进，深入存储器IP设计领域
- 可转向芯片架构师、验证专家或模拟混合信号设计方向
- 在成熟平台积累经验后，有机会晋升为技术负责人或项目主管
- 设计嵌入式Flash存储器的数字控制逻辑模块，包括时序控制、校准和测试电路
- 使用Verilog/SystemVerilog进行RTL编码，并基于UVM开展功能验证
- 与模拟团队协作，为模拟模块提供建模和仿真向量，完成全芯片验证
- 交付时序库（Timing LIB）所需的时序参数
- 精通Verilog/SystemVerilog，熟悉UVM验证方法学
- 熟练使用VCS、DC、PT等EDA工具进行RTL设计、综合和时序分析
- 扎实的数字电路基础，掌握状态机、时钟域、FIFO和ECC等常见模块
- 了解eFlash或NOR Flash存储器的电路架构优先
申请策略
- 提前了解兆易创新的主要产品（如MCU、NOR Flash），体现对公司的关注
- 准备一个完整的数字设计项目作为面试案例，详细讲解设计思路和验证过程
- 突出数字电路设计项目（如FPGA或ASIC设计），特别是涉及状态机、FIFO、时钟域的内容
- 强调对Verilog/SystemVerilog和UVM的熟练程度，最好有验证环境搭建经验
- 如有存储器相关经历（如Flash控制器、BIST设计），务必突出展示
- 掌握UVM验证方法学，动手搭建简单验证平台
- 熟悉VCS、DC、PT等工具的基本使用流程
- 阅读eFlash或NOR Flash存储器相关资料，了解基本架构和时序
面试指南
- 对于设计问题：先阐述需求，再给出具体方案（包括模块划分、接口定义），最后总结优化点
- 对于概念问题：先给出定义，再结合实际例子说明应用场景
- 对于存储器问题：从结构、读写特点、性能对比等方面系统回答
- 描述一个你设计的有限状态机项目，说明状态转换和输出逻辑
- 如何保证跨时钟域信号同步？请举例说明
- 解释setup time和hold time，如何修复时序违例？
- eFlash与NOR Flash在电路结构上有何异同？
- 设计一个同步FIFO，如何处理空/满标志？
职位点评
71
综合评分
存储芯片大厂校招，技术含量高，薪资有竞争力，但工作强度可能较大。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
重视技术深度和职业成长，对薪资和工作稳定性有较高期望，能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活40
使命价值85
薪资福利
70中等
薪资水平符合市场预期，但具体数额未披露；公司为知名上市企业，福利较完善。
薪资信号未披露（AI估算：25K-40K/月）
成长发展
85较高
技术栈主流（数字IC设计），涉及eFlash这一核心IP，成长空间大；但JD未明确提及晋升路径。
技术前沿主流现代技术
技术栈Verilog、SystemVerilog、UVM、VCS、DC、PT、eFlash、NOR Flash、BIST、MBIST
业务类型ambiguous
工作生活
40较低
仅现场办公，未提及弹性工作或WLB政策，芯片行业普遍工作强度较大。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
芯片行业属国家战略重点，高速增长，对国产化有积极贡献。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs