电路设计(DFT)

优缺点分析

角色解读

• 从DFT工程师向资深DFT专家或芯片设计经理发展，积累存储器设计经验
• 可横向拓展至其他芯片验证领域（如功能验证、可制造性设计）
• 在兆易创新内部可晋升为技术负责人或项目负责人，主导下一代存储芯片的DFT方案
• 定义芯片级DFT架构，确保芯片可测试性，包括设计压缩测试和MBIST电路
• 使用全定制电路设计方法，结合低功耗技术进行DFT电路仿真与优化
• 协助ATE测试团队进行硅片分析，定位测试失效问题，提升良率
• 统筹DFT文档，优化测试时间和覆盖率，降低成本，并与版图、验证、测试团队协作
• 深刻理解数字/模拟电路和CMOS器件原理
• 熟练掌握EDA工具如Finesim、Hspice、Virtuoso、Calibre
• 具备混合信号电路设计、时序分析和优化经验
• 熟悉DFT相关技术如MBIST、压缩测试，有ATE基础知识

申请策略

• 在面试中主动分享过去解决测试失效或优化DFT覆盖率的实例
• 了解兆易创新的DRAM产品线及市场定位，展现对公司技术的关注
• 重点突出全定制电路设计或DFT相关项目经验，尤其是存储芯片或混合信号项目
• 列出熟练使用的EDA工具（Finesim, Hspice, Virtuoso等），并说明具体应用场景
• 强调与测试团队协作解决ATE问题的案例，体现良率提升或测试时间优化成果
• 展示对CMOS器件原理和低功耗设计方法的理解
• 补充学习DFT前沿技术如MBIST、Scan compression，可以通过在线课程或开源项目
• 熟悉DRAM或LPDDR协议，阅读相关设计文档

面试指南

• 对于技术问题，先厘清原理，再结合项目经验，用STAR方法（情境-任务-行动-结果）回答
• 对于平衡类问题，展示量化思维：给出具体指标（如覆盖率99%，测试时间缩短20%），说明权衡策略
• 对于设计经验问题，重点描述设计流程、遇到的挑战及解决方案，突出个人贡献
• 请解释DFT中MBIST的工作原理及你如何设计一个MBIST控制器
• 描述一次你使用ATE debug测试failure的经历，如何定位是设计问题还是测试问题？
• 如何平衡测试覆盖率和测试时间？请举例
• 全定制电路设计中，你如何进行时序分析与优化？
• 你对DRAM存储单元的结构和操作原理了解多少？