兆易创新
模拟版图设计工程师-2027届校招
模拟版图设计工程师-2027届校招
发布于 大约 9 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Drc
Lvs
Pex
Virtuoso
微电子
模拟版图设计
模拟电路
值不值得投
72综合评分
综合评分 72
校招芯片设计岗，技术成长空间大，薪资中等，WLB未知。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
薪资怎么样
20K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 190 个在招
市场机会
选择面较广
北京 · 芯片设计 · 约 120 个在招
职位详情
关于这个职位
该职位是兆易创新MCU事业部的2027届校招岗位，负责模拟芯片的版图设计工作
需要微电子或电子工程专业背景，掌握Virtuoso、Calibre等EDA工具及模拟电路基础知识，为芯片物理实现提供支持
最低要求
本科及以上学历，微电子、电子工程相关专业
了解模拟版图设计，有一定的模拟电路基础
了解virtuoso、calbre lvs/drc/pex
具有良好的沟通能力、学习能力，为人诚信正直、做事积极主动、责任心强
工作职责
负责模拟版图设计工作
AI 洞察
优缺点分析
优点
- 专业技能积累深入，版图设计是芯片实现的关键环节，技术壁垒高
- 半导体行业前景广阔，公司为已上市大型企业，平台稳定
- 校招岗位有系统培养计划，能快速融入团队并提升实战能力
- 版图设计工作细致复杂，需要长时间专注和耐心，易产生疲劳
- 技术迭代快，需持续学习新工具和工艺知识，保持竞争力
- 适合微电子或电子工程专业应届生，对芯片物理设计感兴趣，注重细节且具备良好学习能力的人
缺点 / 挑战
- 项目周期可能紧张，需在精度和时间之间平衡压力
角色解读
- 从初级版图工程师成长为资深版图专家，负责复杂模块或全芯片设计
- 可向模拟电路设计、芯片架构或设计管理方向发展，参与更前端的创新工作
- 负责模拟芯片的版图设计，将电路原理图转化为可制造的物理版图
- 使用Virtuoso等EDA工具进行版图绘制，并利用Calibre进行DRC/LVS/PEX验证
- 与电路设计工程师协作，确保版图满足性能、功耗和面积要求
- 掌握模拟版图设计流程和规则，具备良好的版图美学和布局能力
- 熟练使用Virtuoso、Calibre等EDA工具进行设计和验证
- 了解模拟电路基础知识，能理解电路工作原理和版图影响
申请策略
- 深入了解兆易创新的MCU产品线及市场定位，在面试中展示对公司的兴趣
- 准备1-2个与版图设计相关的课程项目或案例，用于面试讨论
- 突出微电子、电子工程相关专业课程成绩及项目经验（如有版图设计实践更佳）
- 强调Virtuoso、Calibre等EDA工具的使用经历或掌握程度
- 列举沟通协作、责任心等软技能实例，如团队项目或学术竞赛
- 通过在线课程或实验强化模拟电路基础知识，理解常见模块（如运放、ADC）的版图要点
- 使用开源或学校提供的EDA环境练习版图绘制和DRC/LVS验证流程
面试指南
- 采用“问题-行动-结果”结构回答实践类问题，突出工具技能和问题解决能力
- 解释技术概念时，先定义再举例，确保清晰易懂
- 结合公司业务阐述岗位兴趣，展示与团队目标的契合度
- 请简要描述模拟版图设计的流程和关键考虑因素
- 什么是DRC、LVS和PEX？它们在版图验证中分别起什么作用？
- 你使用过哪些EDA工具？在模拟版图设计中如何应用？
- 如果电路设计与版图规则冲突，你会如何处理？
- 为什么选择兆易创新和模拟版图设计这个岗位？
职位点评
薪资福利70
成长发展80
工作生活60
使命价值75
薪资福利
70中等
该职位为校招岗位，薪资处于市场中等水平，但未明确披露具体福利，补偿性动机满足程度有限。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
80较高
岗位涉及专业EDA工具和模拟电路知识，技术成长路径清晰，适合应届生积累深度技能。
技术前沿主流现代技术
技术栈模拟版图设计、Virtuoso、Calibre
业务类型ambiguous
工作生活
60中等
JD未提及工作模式和WLB信息，无法判断办公灵活性和加班情况，生活化动机满足程度不确定。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
半导体行业属于高速增长赛道，芯片设计有技术创新属性，但JD未强调社会价值或使命导向。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs