兆易创新
KGD资深主管工程师
KGD资深主管工程师
发布于 1 小时前基层主管/组长
全职员工仅现场办公测试开发
测试开发
Ate测试
Ddr/Lpddr
Dft
Dram
Kgd
Npi导入
半导体测试
失效分析
晶圆测试
值不值得投
73综合评分
综合评分 73
技术壁垒高、发展路径清晰的大厂核心测试岗，侧重专业能力积累，WLB中规中矩。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比测试开发中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 190 个在招 · 其中测试开发 3 个
市场机会
选择适中
合肥 · 测试开发 · 38 个在招
职位详情
关于这个职位
负责DRAM KGD晶圆级测试程序开发与标准制定，优化测试覆盖率、良率与PPM指标
通过高速接口表征、失效分析与NPI导入支持，筛选可用裸片以降低失效风险，提升产品良率与质量稳定性，并协同跨部门完成放行评审与客户对接
最低要求
熟悉 DRAM & probe test 原理，DDR/LPDDR timing/speed/retention 测试原理
熟悉晶圆测试、裸片筛选、良率分析及半导体产品导入流程
熟悉 KGD、Wafer Sort、Binning、Reliability Screening 等相关知识
了解 RDBI/FT 相关测试原理，KGD DFT methodology and ATE/SLT test debug
有 MCP/eMCP/ePOP 项目经验者优先
具备良好的沟通协调能力、问题分析能力和跨团队推动能力
有英文沟通能力，可对接海外客户或供应商教育与经验要求：本科及以上学历，电子/微电子/通信/计算机或相关专业有 5 年及以上的 KGD 开发经验
工作职责
程序开发&标准制定：负责 KGD 晶圆级测试方案开发、验证与优化
制定并维护 KGD 判定标准及测试流程
测试覆盖率&质量：评估测试覆盖率、测试时间、成本与质量风险，优化筛选策略
降低VRT(Voltage/Reliability/Temp 相关逃逸)和PPM(BI、stress pattern、margin 等)
失效分析&良率提升：负责 wafer/die 数据分析，识别异常失效模式并推动良率改善
高速/接口表征：LPDDR/DDR 时序、data eye 相关测试与调优
BIST/DFT 协同，与 design完成 BI 电路模块、测试逻辑的制定
NPI 导入：具备新产品导入能力，支持 MCP/eMCP/ePOP 等封装产品的 KGD 策略建立
跨部门沟通：配合可靠性、封装、产品、质量等团队完成 KGD 放行评审及风险控制
支持客户需求导入、异常分析及生产问题闭环
优先资格
有 MCP/eMCP/ePOP 项目经验者优先
AI 洞察
优缺点分析
优点
- 深耕DRAM核心测试技术，接触行业前沿存储架构
- 依托上市企业平台，技术资源与项目规模领先
- 技能壁垒高，职业护城河深
- 需频繁应对产线异常与客户高压需求，工作节奏较快
- 适合具备扎实半导体测试背景、追求技术深度且抗压能力强的工程师
缺点 / 挑战
- 良率优化与成本控制压力并存，需持续跟进最新测试设备与工艺
角色解读
- 可向半导体测试技术专家、良率提升负责人或测试部门技术经理方向发展
- 积累封装测试经验后可拓展至先进封装架构设计或产品管理领域
- 负责DRAM KGD晶圆级测试方案开发与标准制定
- 评估并优化测试覆盖率、良率与PPM指标
- 主导高速接口表征与失效分析，推动良率改善
- 支持NPI导入及跨部门放行评审
- 精通DRAM及探针测试原理，掌握DDR/LPDDR时序与高速表征技术
- 熟悉晶圆测试、裸片筛选、良率分析及DFT/ATE调试方法
- 具备跨部门协作与英文沟通能力
申请策略
- 提前研究兆易创新DRAM产品线布局，准备针对VRT逃逸或Data Eye优化的实战案例
- 突出KGD测试方案落地经验、良率提升具体数据（如PPM降低比例）、高速接口调优案例及跨部门协同成果
- 深入掌握ATE/SLT调试技巧，补充先进封装测试标准知识，强化英文技术文档阅读与汇报能力
面试指南
- 采用STAR法则，清晰阐述背景、任务、行动（技术细节）与结果（量化指标）
- 强调数据驱动决策与跨团队沟通机制
- 请分享一个你主导的KGD测试覆盖率优化项目，如何平衡成本与质量？
- 遇到高频VRT逃逸时，你的排查思路是什么？
- 如何与Design团队协同制定BI电路模块测试逻辑？
- 复习DDR/LPDDR时序规范与BIST/DFT基础理论
- 梳理过往良率改善项目数据
- 了解兆易创新最新DRAM产品特性及行业测试趋势
职位点评
薪资福利78
成长发展85
工作生活55
使命价值65
薪资福利
78中等
上市公司大型企业提供具有市场竞争力的薪酬，结合5年以上资深经验要求，整体待遇处于行业中上水平。
薪资信号市场水准 (2.5千–4.5万/月)
成长发展
85较高
岗位聚焦DRAM KGD核心技术，涉及先进封装测试与良率优化，技术成长空间大，内部培训与晋升通道明确。
技术前沿主流现代技术
技术栈KGD、DRAM、ATE、DFT、LPDDR、良率分析
业务类型profit_center
工作生活
55较低
硬件测试与产线支持岗位通常需现场办公，JD未提及弹性工时或远程选项，工作强度可能随项目节点波动。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
致力于提升存储芯片良率与可靠性，对保障供应链稳定与国产替代具有积极意义，但社会影响力表述较偏产业层面。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs