兆易创新
存储器数字设计主任工程师
存储器数字设计主任工程师
发布于 大约 13 小时前普通员工/个人贡献者
上海市 / 西安市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Eda工具
Tlc
功能验证
数字设计
芯片架构
Mlc
AI 估算 · 35k–55k
10年以上资深数字设计，半导体行业薪资较高，硕士学历，主任级别，一线城市月薪中位数约4.5万元。
职位详情
关于这个职位
该职位是兆易创新的存储器数字设计主任工程师，负责Flash存储器的功能架构制定、逻辑功能设计与实现以及芯片功能验证
需要电子类专业硕士学历和10年以上经验，熟悉Flash原理和架构，有MLC/TLC开发经验者优先
适合资深数字设计工程师深耕存储技术
最低要求
电子类相关专业毕业，硕士学历，10年以上工作经验
熟悉Flash原理和功能架构
具备良好的沟通能力和职业精神
工作职责
负责存储器功能架构制定
负责芯片逻辑功能规划和设计实现
负责芯片功能验证
优先资格
有MLC、TLC等存储器开发经验者优先
AI 洞察
优缺点分析
优点
- 半导体行业前景稳定，存储器是核心赛道，技术积累价值高
- 兆易创新是国内Flash龙头企业，平台资源丰富
- 职位技术含量高，接触先进MLC/TLC架构，提升专业壁垒
- 需要持续学习新技术，保持技术前沿
- 适合拥有10年以上数字设计经验、专注存储技术、追求技术深度与稳定发展的资深工程师
缺点 / 挑战
- 年以上经验门槛高，竞争压力大
- 芯片设计周期长，工作强度较大，可能面临赶项目进度的压力
角色解读
- 技术方向：成为存储架构专家或芯片设计技术Leader
- 管理方向：晋升为设计经理或项目负责人，带领团队
- 行业扩展：向其他非易失性存储器（如MRAM、RRAM）或SoC设计领域发展
- 制定存储芯片的整体功能架构，确保设计符合产品需求
- 参与芯片逻辑功能的规划与设计实现，编写RTL代码
- 负责芯片功能验证，编写测试用例并分析仿真结果
- 深入理解Flash存储器的工作原理和功能架构
- 精通数字逻辑设计，熟练使用Verilog/SystemVerilog
- 具备功能验证经验，熟悉UVM等验证方法学
- 良好的沟通协作能力，与模拟设计、测试团队紧密配合
申请策略
- 提前了解兆易创新Flash产品线和技术路线，以便在面试中展现技术匹配度
- 准备好与存储相关的技术见解，如如何优化读写性能或功耗
- 突出Flash或非易失性存储器项目的设计经验，尤其是架构定义和功能验证
- 强调MLC/TLC等复杂存储技术的实际项目成果
- 展示技术领导力，如主导过芯片流片或量产的案例
- 详细列出使用过的EDA工具和验证方法学
- 深入学习NAND Flash最新架构（如3D NAND）和纠错算法
- 掌握更先进的验证方法学（如UVM、形式验证）
面试指南
- 技术类问题：先讲核心原理，再结合实际项目经验，最后总结关键点
- 项目类问题：采用STAR法则（情境、任务、行动、结果）描述
- 协作类问题：强调沟通方式、解决冲突的能力和团队贡献
- 请简述Flash存储器的基本工作原理和主要功能模块
- 你之前负责的存储器架构是如何设计的？面临过哪些挑战？
- 如何验证一个存储芯片的功能正确性？请描述验证策略
- MLC和TLC的主要区别是什么？在设计上需要注意哪些问题？
- 在跨团队协作中，你是如何与模拟设计或测试团队沟通的？
职位点评
76
综合评分
高薪、前沿存储技术、资深职位，但工作强度不明确，WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术深度和职业发展的资深数字设计工程师，对工作生活平衡要求不高者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活50
使命价值60
薪资福利
85较高
该职位薪资水平较高，但JD未明确具体薪资和福利，需面试确认。
薪资信号未披露（AI估算：35K-55K/月）
成长发展
90较高
从事前沿存储技术研发，技术深度高，成长空间大，但JD未提及内部培训或晋升通道。
技术前沿主流现代技术
技术栈Flash、MLC、TLC、数字设计、功能验证
业务类型profit_center
工作生活
50较低
工作地点多，但未提及弹性办公或WLB，半导体行业通常现场办公，强度视项目而定。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
半导体行业成熟稳定，有一定的社会价值（存储芯片国产化），但职位本身不直接体现使命感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs