兆易创新
模拟设计资深工程
模拟设计资深工程
发布于 大约 11 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
硕士
芯片设计
Adc/Dac
Bandgap
Eda工具
Ldo
Monte Carlo
Pll
Sram
模拟电路设计
混合信号Ic
AI 估算 · 35k–60k
资深模拟IC设计岗位，技能门槛高，上海芯片设计人才需求旺盛，薪资处于行业中高水平，预计14薪。
职位详情
关于这个职位
该职位负责芯片级模拟与混合信号模块的架构设计和电路实现，涵盖Bandgap、LDO、ADC/DAC等关键模块
你将主导从规格定义到量产导入的全流程设计，并与版图工程师协同完成高质量实现
适合具有3年以上模拟IC设计经验、希望深耕芯片设计领域的工程师
最低要求
硕士及以上学历，微电子/电子/电路/自动化/计算机等相关专业
年及以上模拟/混合信号 IC 设计经验
具备扎实的模拟电路基础，能够独立完成关键模块架构权衡与电路收敛
熟练使用主流 EDA 工具与设计流程，具备完整前后仿经验和问题定位能力
熟悉先进及成熟工艺节点设计约束，理解器件模型、寄生效应、可靠性与工艺偏差影响
具有良好的团队协作意识能力和解决问题的能力，良好的沟通能力
工作职责
负责芯片级模拟与混合信号模块架构设计、指标分解与电路实现，包括但不限于 Bandgap、LDO、运放、比较器、基准源、OSC、PLL 子模块、ADC/DAC、SRAM等
主导关键模块从规格定义到量产导入的全流程设计，完成原理设计、仿真验证、版图指导、后仿收敛及风险闭环
负责 PVT、Monte Carlo、Mismatch、Noise、PSRR、CMRR、环路稳定性、启动与保护等关键指标分析与优化
与版图工程师协同完成高质量版图实现，指导匹配、寄生控制、隔离、ESD/Latch-up 及可制造性设计
优先资格
有高精度低噪声AD/DA 设计经验者优先
有SRAM设计经验者优先
有量产经验者优先
AI 洞察
优缺点分析
优点
- 芯片设计行业前景广阔，模拟IC人才稀缺
- 公司为上市半导体企业，技术积累深厚
- 可参与芯片级核心模块设计，技术含金量高
- 上海地域优势明显，薪资竞争力强
- 模拟设计难度大，需要长期积累和细致耐心
- 技术迭代快，需要持续学习先进工艺和设计方法
- 适合具有3年以上模拟IC设计经验、热爱技术钻研、具备较强电路分析和解决问题能力的工程师
缺点 / 挑战
- 量产导入压力大，需快速解决问题
角色解读
- 成长为模拟设计专家，主持复杂IP研发
- 向技术管理方向发展，带领设计团队
- 横向拓展至系统架构或产品定义领域
- 负责模拟与混合信号模块的架构设计和电路实现，包括Bandgap、LDO、PLL、ADC/DAC等关键IP
- 主导从规格定义到量产导入的全流程，包括原理设计、仿真、版图指导和后仿收敛
- 分析PVT、Monte Carlo、噪声、环路稳定性等关键指标，确保设计可靠性
- 与版图工程师协作，优化版图质量和可制造性
- 扎实的模拟电路基础，熟悉基本模块设计
- 熟练使用主流EDA工具，具备前后仿和问题定位能力
- 理解先进工艺节点和器件物理，掌握寄生效应与可靠性分析
- 具备团队协作和沟通能力，能有效解决问题
申请策略
- 关注公司技术文化，展现对高质量设计的追求
- 准备1-2个成功流片或量产案例，讲述解决过的技术难题
- 突出模拟/混合信号IC设计项目经验，特别是量产项目
- 强调对Bandgap、LDO、ADC/DAC等模块的设计能力
- 展示完整的前后端设计和仿真验证流程
- 附上技术博客或专利等体现专业深度的材料
- 复习模拟电路基础，特别是运放、基准源等核心模块原理
- 熟悉先进工艺节点（如FinFET）的器件效应和设计约束
面试指南
- 回答时先明确设计目标和关键指标，再对比不同架构的优缺点，最后结合具体经验阐述权衡过程
- 对于问题定位类问题，可采用'假设-验证-解决'的结构
- 如何设计一个低噪声LDO？请说明架构选择和关键指标？
- 请解释Bandgap的chopper技术如何降低失调？
- 你如何处理版图中的寄生效应？举例说明
- 描述一次你调试电路无法收敛的经历，如何定位问题？
- 对SRAM设计你了解多少？
- 准备1-2个完整的模拟设计项目，能画出电路图并解释细节
职位点评
75
综合评分
芯片设计核心岗位，前沿技术，薪资有竞争力，但工作强度可能较高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术成长和行业前景、能接受高强度工作的求职者。
表现最好
使命价值
相对薄弱
工作生活
薪资福利80
成长发展75
工作生活60
使命价值85
薪资福利
80较高
该职位提供具有竞争力的市场薪资，公司平台稳定，但福利未在JD中明确。
薪资信号未披露（AI估算：35K-60K/月）
成长发展
75中等
职位涉及核心IP全流程设计，技术成长空间大，但JD中未提及明确的晋升或培训机制。
技术前沿主流现代技术
技术栈Bandgap、LDO、ADC/DAC、PLL、SRAM、EDA、Monte Carlo
业务类型ambiguous
工作生活
60中等
工作地点为上海，默认现场办公，JD未提供弹性工时或远程等灵活性信息，工作强度可能较高。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
半导体行业属于高速增长赛道，模拟设计对芯片自主可控有重要价值，使命感和行业前景较好。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs