兆易创新
eFlash IP数字电路设计工程师-2027届校招
eFlash IP数字电路设计工程师-2027届校招
发布于 大约 6 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Eda工具
Eflash
Mbist
Systemverilog
Uvm
数字电路设计
时序分析
集成电路
值不值得投
75综合评分
综合评分 75
技术门槛高的芯片核心IP校招岗，发展性强但生活化信息不足，适合技术导向的应届生。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
薪资怎么样
15K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 160 个在招
市场机会
选择面较广
北京 · 芯片设计 · 约 120 个在招
职位详情
关于这个职位
此职位为兆易创新中央研究院的校招岗位，主要负责MCU（微控制器）中嵌入式Flash存储器（eFlash IP）的数字电路设计与验证
工作内容涵盖数字控制逻辑、时序模型、存储器自测试（MBIST）以及全芯片功能验证，是芯片核心IP开发的关键环节
最低要求
微电子、电子科学与技术、集成电路等相关专业，硕士及以上学历
熟悉UVM环境、熟练运用Verilog/SystemVerilog、VCS/DC/PT等EDA工具进行RTL设计、综合、时序分析
具有扎实的数字电路知识，熟悉状态机、时钟复位设计、FIFO、ECC等数字模块
熟悉eFlash/NOR FLASH电路架构或具有存储器设计经验者优先，了解BIST/MBIST架构者优先
工作职责
负责MCU用嵌入式Flash存储器（eFlash IP）的数字电路设计与验证
eFlash IP数字控制逻辑设计，包括Read/Program/Erase时序控制等核心模块
Verilog behavior Model设计与实现
Timing LIB（setup time、hold time、delay time等时序要求）交付
Trim与校准数字逻辑设计，包括配置寄存器、命令接口、数据通路设计
制定MBIST（存储器内建自测试）设计方案
为模拟模块建模，为模拟模块仿真提供Vector，实施eflash IP fullchip功能验证
优先资格
熟悉eFlash/NOR FLASH电路架构或具有存储器设计经验者优先，了解BIST/MBIST架构者优先
AI 洞察
优缺点分析
优点
- 深度参与芯片核心IP（eFlash）的设计，技术沉淀深，专业壁垒高
- 集成电路设计是国家重点支持的战略行业，岗位前景广阔，个人价值易体现
- 作为大型上市芯片公司的校招岗位，有望获得体系化的培训和稳定的起步平台
- 数字电路设计与验证技术要求高，学习曲线陡峭，需要持续投入精力掌握前沿EDA工具和方法
- 存储器IP设计细节繁多，对时序、功耗、面积等多目标的平衡能力要求高，工作需非常细致
- 作为校招新人，需要快速适应从校园到职场的转变，跟上项目节奏和工程化要求
- 适合微电子/集成电路相关专业硕士毕业生，对芯片数字设计有强烈兴趣，具备扎实的数字电路基础和编程能力，有耐心并乐于深耕技术细节
缺点 / 挑战
暂无明显挑战项
角色解读
- 技术专家路线：深耕存储器IP设计，成为eFlash或更广泛存储器领域的资深设计/验证工程师或架构师
- 项目管理路线：从单个模块负责成长到负责整个IP或子系统的设计与交付，最终走向技术管理岗位
- 跨领域拓展：积累芯片设计全流程经验后，可向芯片架构、产品经理或技术规划等方向发展
- 设计MCU中嵌入式Flash存储器（eFlash）的数字控制逻辑，包括读、写、擦除的时序管理
- 使用Verilog/SystemVerilog编写行为模型，并完成时序参数（Timing LIB）的交付
- 设计存储器内建自测试（MBIST）方案，并对eFlash IP进行全芯片级别的功能验证
- 为模拟电路部分提供数字建模和仿真向量，确保数模混合设计的协同工作
- 熟练掌握Verilog/SystemVerilog硬件描述语言进行RTL设计，并熟悉VCS、DC、PT等EDA工具链
- 具备扎实的数字电路理论基础，对状态机、时钟树、FIFO、ECC等模块有深入理解
- 了解UVM验证方法学，能够构建和执行复杂的芯片验证环境
- 对eFlash/NOR Flash存储器架构有基本了解，或对存储器设计有浓厚兴趣
申请策略
- 仔细研究兆易创新的MCU产品线，了解其eFlash IP在产品中的作用，思考该岗位如何为产品创造价值
- 准备一个能体现你解决复杂电路问题或进行系统性思考的项目案例，面试中很可能被问到
- 突出在校期间的数字电路设计、Verilog编程或相关EDA工具使用的项目/课程设计经历
- 如有参与过存储器相关设计、FPGA开发或芯片验证实习，应重点描述具体职责和成果
- 强调对集成电路设计的热情、良好的学习能力和团队协作精神
- 系统学习UVM验证方法学，并尝试搭建一个小型的验证环境练习
- 深入研究一种存储器（如Flash）的基本工作原理和架构，为面试可能涉及的专业问题做准备
- 熟悉主流EDA工具（如Synopsys、Cadence套件）的基本操作流程
面试指南
- 采用“背景-任务-行动-结果”（STAR）法则来组织项目经验的回答，突出你的技术决策和贡献
- 对于原理性问题，先给出清晰、准确的定义，再结合具体应用场景（如本岗位的eFlash控制逻辑）进行说明，展示理解深度
- 遇到不熟悉的问题，诚实说明并尝试从已知的基础知识进行推理分析，展现你的思考过程和学习潜力
- 请描述一个你用Verilog/ SystemVerilog完成过的最复杂的数字模块设计，遇到了哪些挑战？
- 如何保证一个数字控制状态机（FSM）设计的正确性和鲁棒性？
- 什么是ECC？它在存储器设计中有什么作用？
- 请简述UVM验证环境的基本组件和工作流程
- 你对eFlash或NOR Flash的基本读写原理有什么了解？
职位点评
薪资福利70
成长发展85
工作生活60
使命价值80
薪资福利
70中等
作为校招岗位，薪资处于北京市场对硕士毕业生的中等水平，具有竞争力，但未明确具体福利细节。
薪资信号市场水准 (12K-18K/月)
成长发展
85较高
该岗位涉及芯片核心IP设计，技术栈前沿且专业性强，校招身份预示着有系统的培养路径，能为职业生涯奠定高起点。
技术前沿前沿/新兴技术
技术栈Verilog、SystemVerilog、UVM、eFlash、MBIST、EDA工具
成长机会校招
业务类型profit_center
工作生活
60中等
JD未提及任何工作模式或WLB相关信息，办公地点位于北京，可能面临一定的通勤和行业普遍的工作节奏。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
半导体/集成电路是国家重点发展的战略行业，从事核心IP设计具有较高的技术价值感和社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs