新思科技
DDR/LPDDR IP Design Principal Engineer
DDR/LPDDR IP Design Principal Engineer
发布于 大约 8 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ddr
Eda工具
Lpddr
Rtl设计
Systemverilog
Vcs
数字电路设计
芯片Ip
调试
值不值得投
77综合评分
综合评分 77
顶尖半导体IP公司的资深接口设计岗，技术成长天花板高，但工作模式和WLB不明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
43K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
32 个在招 · 其中芯片设计 9 个
市场机会
选择适中
武汉 · 芯片设计 · 14 个在招
职位详情
关于这个职位
作为新思科技硅IP部门的核心工程师，你将负责下一代DDR/LPDDR内存接口IP的数字电路设计
工作内容涵盖基于预定义RTL编码风格进行设计，处理Lint、CDC、DFT和综合中的违规，并利用仿真和硅后调试技能解决复杂问题
你将与专业的数字和混合信号工程师团队紧密合作，共同交付高端设计并支持相关产品
最低要求
电子工程学士学位，具有9年以上数字设计经验
或电子工程硕士学位，具有6年以上相关经验
基于预定义RTL编码风格（包括Verilog和System Verilog）进行数字设计，能够清理Lint、CDC、DFT和综合中的RTL检查违规
扎实的调试技能，能够通过仿真和硅后分析进行根本原因定位
熟悉新思科技EDA工具，如VCS、Verdi、Spyglass、DC、Formality
良好的沟通能力，需要与不同设计团队和客户支持团队进行交互
工作职责
基于职位要求推断，核心职责包括：
参与当前及下一代DDR/LPDDR IP的数字电路设计工作
使用Verilog/System Verilog进行RTL设计与编码
解决设计流程中（Lint, CDC, DFT, Synthesis）的RTL违规问题
进行仿真调试和硅后调试，定位和解决复杂技术问题
使用新思科技EDA工具链（VCS, Verdi, Spyglass, DC, Formality）完成设计验证
与数字、混合信号工程师以及客户支持团队进行有效沟通与协作
优先资格
对学习和探索新技术有强烈意愿
具备良好的分析和问题解决能力
了解接口技术（如DDR、HBM、UCIe）者优先
具有Shell、Perl、Python和TCL脚本编程经验者优先
了解模拟电路知识者优先
有与应用工程师交互进行客户支持的经验
AI 洞察
优缺点分析
优点
- 技术深度高，能专注于DDR/LPDDR这一核心且不断演进的内存接口技术，积累稀缺经验
- 在新思科技这样的行业龙头工作，接触全球顶尖的EDA工具、技术方法和项目流程
- 芯片IP设计处于产业链上游，对最终产品性能有决定性影响，技术成就感强
- 技术复杂度高，需要同时理解数字设计、模拟知识以及复杂的协议标准，学习曲线陡峭
- 适合对数字芯片设计有深厚积累和热情，追求在特定技术领域（如高速接口）达到顶尖水平，并乐于解决最棘手工程问题的资深工程师
缺点 / 挑战
- 调试工作（尤其是硅后调试）压力大、周期长，对耐心和系统性思维要求极高
- 作为支持客户成功的关键环节，可能需要与客户支持团队紧密协作，对沟通能力有较高要求
角色解读
- 技术专家路线：深耕DDR/LPDDR等高速接口技术，成为领域内的技术权威（Principal Engineer -> Fellow）
- 技术管理路线：凭借深厚技术积累，带领小团队负责更复杂的IP模块设计与交付（Technical Lead -> Engineering Manager）
- 架构路线：参与下一代接口标准的预研与架构定义，从实现者向设计者转变
- 负责DDR/LPDDR内存接口IP核心数字电路的设计与实现
- 使用Verilog/SystemVerilog编写高质量RTL代码，并修复设计流程中的各类违规
- 深入进行仿真与硅后调试，定位并解决芯片在设计与验证阶段遇到的复杂问题
- 运用新思科技全套EDA工具进行设计、验证与综合工作
- 精通数字电路设计方法学，具备9年以上相关实战经验
- 熟练掌握Verilog/SystemVerilog语言和RTL设计流程
- 拥有强大的调试能力，能结合仿真和硅片测试进行问题根因分析
- 熟悉DDR/LPDDR等高速内存接口技术原理是显著优势
申请策略
- 在申请时，可以简要说明你对内存接口技术发展趋势（如DDR5, HBM3）的理解和兴趣
- 面试前，回顾并总结自己过去解决过的最复杂的时序、功能或性能问题，准备好清晰的叙述逻辑
- 突出使用Verilog/SystemVerilog进行大规模RTL设计和代码优化的经验
- 详细描述1-2个最具挑战性的调试案例，说明如何通过仿真/硅片数据定位并解决复杂Bug
- 明确列出所使用的EDA工具（尤其是新思科技工具链）及熟练程度
- 如有DDR/LPDDR/HBM等接口设计或验证经验，务必作为重点单独列出
- 系统梳理DDR/LPDDR协议规范，理解其物理层和逻辑层设计要点
- 深入学习新思科技相关EDA工具（如VCS, Verdi）的高级调试功能，提升问题定位效率
面试指南
- 对于调试类问题，采用STAR法则（情境-任务-行动-结果），重点突出你的分析思路、使用的工具和方法，以及最终的技术方案
- 对于技术概念类问题，从原理出发，结合实际项目经验进行阐述，展示理论与实践的结合
- 对于未来技术展望问题，可以基于公开资料谈谈自己的理解，重点在于展现学习能力和技术热情，而非追求标准答案
- 请描述一个你解决过的最复杂的RTL Bug，你是如何定位并最终解决的？
- 在DDR/LPDDR设计流程中，CDC和Lint检查主要关注哪些问题？请举例说明
- 如果发现一个功能问题在仿真中无法复现，但在硅片上持续出现，你的调试思路是什么？
- 你对DDR5或LPDDR5等新一代内存标准的了解有多少？你认为在IP设计上会带来哪些新挑战？
- 请介绍一个你使用TCL/Python/Perl脚本解决设计或验证问题的具体案例
职位点评
薪资福利78
成长发展92
工作生活55
使命价值80
薪资福利
78中等
作为全球领先的EDA和半导体IP公司，其提供的薪酬福利在市场上具备一定竞争力。然而，作为技术密集型岗位，薪资水平也对应着较高的经验要求和责任。
薪资信号市场水准 (30K-55K/月)
成长发展
92较高
该职位对技术深度要求极高，且涉及前沿的DDR/LPDDR接口技术，能为从业者提供顶尖的技术成长环境和稀缺的专业技能积累。
技术前沿前沿/新兴技术
技术栈DDR、LPDDR、RTL、Verilog、SystemVerilog、CDC、DFT、VCS、Verdi、Spyglass、DC、Formality
业务类型profit_center
工作生活
55较低
职位描述未提及任何关于工作时间、远程办公或弹性工作的信息。芯片设计，尤其是涉及复杂调试的工作，通常对专注度和现场协作要求较高。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
从事底层芯片IP设计，是支撑人工智能、云计算、汽车电子等众多创新领域的基础，具有较高的技术价值感和间接社会影响力。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
新思科技 的其他在招职位
相似职位推荐
Watch Jobs