新思科技
DDR/LPDDR IP Design Principal Engineer
DDR/LPDDR IP Design Principal Engineer
发布于 大约 8 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ddr
Lpddr
Rtl
Spyglass
Systemverilog
Vcs
芯片设计
调试
值不值得投
75综合评分
综合评分 75
顶尖EDA公司资深IP设计岗，技术深度要求高、发展平台好，工作强度与挑战并存。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
45K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
32 个在招 · 其中芯片设计 9 个
市场机会
选择适中
武汉 · 芯片设计 · 14 个在招
职位详情
关于这个职位
该职位为新思科技DDR/LPDDR内存接口IP的数字设计与验证高级工程师
你将参与下一代DDR/LPDDR IP的设计与实现，负责基于RTL编码规范进行设计、检查和调试，并使用EDA工具解决从仿真到硅片的各类问题
这是一个专注于解决高性能内存接口复杂技术挑战的专家级岗位
最低要求
BSEE in EE with 12+ years of digital design experience or MSEE with 9+ years of relevant experience
Work on digital design based on predefined RTL coding style include Verilog and System Verilog, clean RTL check violations in lint, CDC, DFT and synthesis
Solid Debugging skills and ability to root cause issues include both simulation and silicon
Good knowledge of SNPS EDA tools like VCS, Verdi, Spyglass, DC, Formality
Good communication skills for interacting between different design groups and customer support teams are required
工作职责
作为高度经验丰富的DDR/LPDDR设计与验证团队一员，参与当前及下一代技术的研发
基于预定义的RTL编码风格（包括Verilog和SystemVerilog）进行数字设计
清理RTL检查中的违反项，包括lint、CDC、DFT和综合
进行扎实的调试，具备定位仿真和硅片问题根因的能力
使用SNPS EDA工具（如VCS、Verdi、Spyglass、DC、Formality）进行工作
与不同设计组和客户支持团队进行良好沟通
优先资格
Has strong desire to learn and explore new technologies
Demonstrates good analysis and problem-solving skills
Knowledge in interface technologies such as DDR, HBM, UCIe is a plus
Scripting experience in Shell, Perl, Python and TCL is a plus
Knowledge of analogic circuit is a plus
Interacting with Application Engineers for customer support
AI 洞察
优缺点分析
优点
- 处于芯片IP设计的前沿领域，直接参与高性能内存接口技术的研发，技术积累深厚
- 在新思科技这样的行业领军公司工作，能接触到全球顶尖的客户项目和先进的设计流程
- 岗位要求高、专业性强，个人技术价值能得到充分体现和市场认可
- DDR/LPDDR协议复杂且技术迭代快，需要持续学习以跟进下一代标准和新特性
- 作为IP供应商的工程师，需要面对来自不同客户多样化且严格的设计要求
- 适合具有深厚数字芯片设计背景、热爱解决复杂硬件问题、追求技术精深，并希望在全球一流平台上参与高性能接口IP研发的资深工程师
缺点 / 挑战
- 从RTL到硅片的全流程调试压力大，问题根因定位可能非常耗时且具有挑战性
角色解读
- 技术专家路径：深耕高速接口（如DDR、HBM、UCIe）领域，成为该方向的架构师或技术Fellow
- 技术管理路径：带领小团队进行IP模块的设计与交付，转向技术经理或项目负责人
- 跨领域拓展：凭借深厚的数字设计功底，向混合信号设计、低功耗设计或芯片集成等方向发展
- 负责DDR/LPDDR内存接口IP的数字电路设计与验证，确保其符合协议和性能规范
- 使用Verilog/SystemVerilog编写和检查RTL代码，并运用EDA工具进行lint、CDC、DFT和综合分析
- 从仿真阶段到硅片流片后，全流程调试并解决芯片设计中遇到的复杂问题
- 与设计团队、验证团队及客户支持工程师协作，确保IP模块的成功交付和客户支持
- 精通数字ASIC设计方法学，具备多年的Verilog/SystemVerilog RTL设计经验
- 熟练掌握Synopsys系列EDA工具（VCS, Verdi, Spyglass, DC, Formality），并能用于调试和分析
- 拥有扎实的硬件调试技能，能够定位和解决仿真及硅片测试中出现的复杂问题
- 对DDR/LPDDR等内存接口协议有深入理解是重要加分项，良好的沟通能力是必备
申请策略
- 研究新思科技的IP产品线和最新技术动态，在面试中展示你对行业和产品的了解
- 准备一个你主导调试的复杂芯片问题的完整案例，清晰阐述分析思路和解决过程
- 详细描述过往在DDR、HBM或其他高速接口、数字设计或验证项目中的具体职责和成果
- 突出使用Synopsys EDA工具链进行设计、验证和调试的实际项目经验
- 列举解决过的棘手技术难题案例，特别是涉及RTL质量分析和硅片问题定位的经验
- 注明相关的学历（BSEE/MSEE）和精确的工作年限，以满足职位基本要求
- 系统复习DDR/LPDDR协议的关键规范，了解HBM、UCIe等其他新兴接口技术
- 深化对CDC（跨时钟域）、DFT（可测试性设计）、功耗分析等高级设计方法的理解
面试指南
- 对于调试问题，采用“现象描述-假设建立-工具验证-根因确认-解决方案”的结构化回答，突出你的系统性思维和工具应用能力
- 对于技术概念，不仅解释定义，更要结合项目实例说明其在实际设计流程中的重要性和应用点
- 对于开放性问题，结合你的知识和观察，从协议演进、系统需求、封装技术等角度提出有逻辑的观点
- 请描述你处理过的最复杂的RTL或硅片调试案例，你是如何定位问题根因的？
- 在数字设计流程中，lint、CDC和DFT检查分别解决什么问题？你在项目中是如何确保这些检查通过的？
- 你对DDR4/5或LPDDR4/5的哪一层协议最熟悉？请举例说明你在IP设计中是如何处理协议要求的？
- 当客户应用工程师反馈一个IP模块在特定场景下性能未达预期时，你会如何着手分析和解决？
- 你如何看待DDR/LPDDR接口技术未来的发展趋势？（如CXL内存、3D封装等）
职位点评
薪资福利80
成长发展90
工作生活45
使命价值75
薪资福利
80较高
作为新思科技的资深技术岗位，薪资具有市场竞争力，且在武汉的生活成本相对较低，综合薪酬待遇可观。
薪资信号市场水准 (35K-55K/月)
成长发展
90较高
该职位处于芯片设计核心技术领域，能接触到DDR/HBM等前沿接口技术，提供极佳的专业深度发展平台。
技术前沿前沿/新兴技术
技术栈DDR、LPDDR、RTL、Verilog、SystemVerilog、VCS、Spyglass
业务类型profit_center
工作生活
45较低
岗位要求高级经验和解决复杂问题，工作强度可能较高。JD未明确说明工作模式，但芯片设计岗位通常需要现场办公。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
作为全球领先的芯片EDA和IP公司，参与推动智能时代底层技术创新，工作具有行业影响力和技术成就感。
行业发展稳定成熟行业
社会影响中性/一般
使命信号integrate more capabilities、get differentiated products to market quickly
创新程度积极采用新技术
新思科技 的其他在招职位
相似职位推荐
Watch Jobs