英伟达
ASIC Verification Engineer
ASIC Verification Engineer
发布于 大约 15 小时前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
本科
硬件工程
GPU
SystemVerilog
DFT
SV/UVM
Asic Verification
Coverage Driven Verification
AI 估算 · 25k–40k
英伟达品牌溢价加上ASIC验证工程师在上海的稀缺性，薪资竞争力强，月薪2.5-4万合理。
职位详情
关于这个职位
作为英伟达GPU时钟组的ASIC验证工程师，你将负责验证高速时钟逻辑，确保从消费级图形到自动驾驶汽车和人工智能等产品的时钟设计正确性
工作内容涵盖功能、DFT、电路、功耗、物理设计约束等多方面验证，并与前端设计、后端团队紧密合作
你将使用SV/UVM搭建验证环境，进行覆盖率驱动的验证收敛，是GPU芯片质量的关键保障者
最低要求
BS/MS in electrical / computer engineering and related with 2+ years of ASIC verification experience.
Unit/Sub-system/SOC level verification experience
Strong programming skills in Perl/Python and C/C++, Verilog or SV.
Your proven knowledge/experience with industry standard verification tools for simulation and debug
Confirmed debugging and strong analytical skills.
Familiar with verification methodology, tools and flow.
Understand ASIC design and timing.
Validated excellent interpersonal skills.
工作职责
Develop test plans, tests and verification infrastructure for verifying high-speed Clocking logic, including many aspects: function, DFT, circuit, power, physical design constraints, and etc. You would need to comprehend the functional, test and timing modes for clocks RTL and verify the modes before RTL delivery.
You will collaborate with other verification engineers and provide creative solutions to reuse programming sequences across various verification hierarchies.
Build verification environment using SV/UVM methodology Build reusable bus functional models, monitors, checkers and scoreboards
Drive coverage driven verification closure
Work with architects, designers and post-silicon teams.
Methodology development for above tasks.
优先资格
Excellent analytical and problem-solving skills, experience in verification methodologies like UVM is plus.
Strong prior knowledge/experience in Clocking/Resets verification/DFT knowledge is plus.
Fluent English (both written and spoken) and excellent communication skills.
Good team work spirit, easy to cooperate with team members.
AI 洞察
优缺点分析
优点
- 英伟达是全球GPU和AI芯片领导者，技术栈先进，能接触到顶尖的时钟设计和验证方法
- 职位涉及从功能到物理设计的多维度验证，技术和经验积累价值高，职业天花板高
- 薪资和福利富有竞争力，公司平台大，内部转岗和晋升机会多
- GPU时钟复杂度高，需要深入理解芯片架构和物理设计，学习曲线陡峭
- 芯片行业节奏快，项目紧张时可能需要高强度工作
缺点 / 挑战
- 验证工作要求细致和耐心，且需与多个团队高频协作，沟通压力较大
- 适合有2-5年ASIC验证经验、喜欢挑战性技术问题、希望在一线芯片公司深耕硬件验证的工程师
角色解读
- 深耕GPU时钟验证领域，成为技术专家，主导复杂芯片的时钟验证架构设计
- 横向扩展至全芯片验证、架构设计或后硅验证，转向综合性的芯片研发角色
- 在英伟达这样的一线芯片公司积累经验后，可晋升为验证团队负责人或技术主管
- 负责制定测试计划、编写测试用例并搭建验证环境，使用SV/UVM对高速时钟逻辑进行功能、DFT、功耗等多方面验证
- 与前端设计、后端团队协作，理解时钟需求和物理限制，确保时钟RTL在交付前经过充分验证
- 推动覆盖率驱动的验证收敛，开发可复用的总线功能模型、监视器和检查器，提高验证效率
- 扎实的ASIC验证经验，熟悉UVM/SV验证方法学，能独立搭建模块级或子系统级验证环境
- 精通至少一种脚本语言（Perl/Python）和硬件描述语言（Verilog/SystemVerilog），熟悉C/C++
- 具备时钟/复位验证或DFT相关经验者优先，理解ASIC设计时序和物理设计约束
申请策略
- 关注英伟达的验证方法论和工具链，面试中可主动讨论如何优化验证效率
- 准备1-2个完整的验证项目案例，包括遇到的问题和解决方案
- 突出ASIC验证项目经验，尤其是模块级/子系统级验证环境搭建和UVM应用案例
- 强调编程能力：Perl/Python脚本、C/C++和SystemVerilog的实际使用
- 如果有时钟、复位或DFT相关验证经验，务必单独列出
- 系统学习UVM验证方法学，掌握覆盖率驱动验证的实践
- 了解GPU芯片架构和时钟树设计基础，阅读相关领域的论文或专利
面试指南
- 用STAR法则（情境-任务-行动-结果）描述项目经历，突出个人贡献和量化成果
- 对于验证方法问题，先说明通用原理，再结合具体工具和代码示例
- 团队协作问题，强调沟通方式和风险预警机制
- 请描述一个你使用UVM搭建验证环境的项目，并说明环境结构和验证策略
- 在处理时钟域交叉（CDC）或复位同步时，你通常如何验证？
- 如何确保验证覆盖率（code coverage和functional coverage）达到目标？
- 当RTL有bug但你无法复现时，你的调试思路是什么？
- 你如何与前端设计团队协作，以确保时钟RTL满足所有模式要求？
职位点评
75
综合评分
顶级芯片公司、前沿验证技术、薪资竞争力强，但工作强度大且需现场办公。
更适合这类人
最适合追求技术成长和职业发展、愿意接受较高工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活50
使命价值75
薪资福利
85较高
英伟达薪资在行业内属于顶尖，福利优厚，但JD未明确薪资，且作为成熟上市公司，薪酬结构稳定。
薪资信号未披露（AI估算：25K-40K/月）
成长发展
90较高
GPU时钟验证涉及前沿技术，团队协作设计多领域知识，成长空间极大，JD明确需要与架构师、设计师合作，但未提晋升通道。
技术前沿前沿/新兴技术
技术栈SV/UVM、Clocking、DFT、GPU、Coverage Driven Verification
业务类型profit_center
工作生活
50较低
职位要求现场办公，未提及弹性工作或远程，芯片行业通常工作强度较高，可能面临加班。
工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值
75中等
GPU在AI和自动驾驶领域有重要社会价值，但JD未提及使命导向内容。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs