
高通
HW Design Engineer, Senior
HW Design Engineer, Senior
发布于 大约 2 个月前普通员工/个人贡献者
Taipei, Taipei City, Taiwan
高级经验
全职员工
仅现场办公
本科
硬件工程
信号完整性
热管理
200/400/800 Gbe
AI推理
DDR5
JTAG
LPDDR5
Pcie Gen5/6
机架级设计
AI 估算 · 20k–35k
高级硬件设计工程师,AI数据中心领域,技能稀缺,市场竞争力强,薪资处于高端水平。
职位详情
关于这个职位
此职位是高通云系统硬件团队的高级硬件设计工程师,负责为下一代液冷AI数据中心开发机架级推理解决方案,涵盖主板、加速卡和模块的设计与集成
你将与跨功能团队合作,参与从概念到量产的全流程,包括原理图设计、PCB布局、信号完整性分析及系统调试
需要深厚的硬件设计经验,特别是在高速数字接口和机架级系统方面
最低要求
电子与电气工程、计算机工程或相关领域学士学位
年以上硬件工程经验或相关工作经验
工作职责
参与原理图设计、PCB布局、设计评审、元件选型、机械和热设计,并制定测试计划
协助制定系统、板卡、子系统和机架级架构的功能规格
与内部团队和ODM合作,开发并支持客户特定的硬件和系统需求
促进硬件、软件和芯片设计层面的技术权衡共识
支持包括加速器SoC、内存、I/O、功率传输、电气/机械集成以及PCB定义/设计的架构和板卡设计
参与机架级推理解决方案的设计和开发,确保满足客户需求和系统级性能目标
协助硬件系统、板卡和机架级配置的启动和调试
支持工厂和制造流程,确保机架级部署的质量和一致性
根据需要前往开发和客户现场,支持机架级解决方案的部署和验证
优先资格
电子与电气工程、计算机工程或相关领域硕士学位
年以上硬件工程/系统开发经验或相关工作经验
年以上电路设计经验(如数字、模拟、射频)
年以上原理图捕获和电路仿真软件使用经验
年以上硬件设计和测量仪器使用经验(如示波器、频谱分析仪、调试工具)
AI 洞察
优缺点分析
优点
- 参与前沿的AI数据中心硬件开发,接触最先进的高速数字技术和液冷系统
- 高通作为行业巨头,提供丰富的技术资源、培训机会和职业发展平台
- 团队处于快速扩张期,个人有更多机会承担技术领导角色并影响产品方向
- 工作内容涵盖从板级到机架级的全栈硬件设计,技术深度和广度兼备
- 技术复杂度高,需要同时掌握数字电路、信号完整性、热管理和系统集成等多领域知识
- 需要频繁出差(开发与客户现场),可能影响工作生活平衡
缺点 / 挑战
- 项目节奏快,需并行处理多个任务并频繁与全球团队协调,沟通压力大
- 适合拥有5年以上硬件设计经验、对高速数字系统和AI基础设施充满热情、愿意在快节奏环境中挑战技术深度的工程师
角色解读
- 从高级工程师成长为技术专家或架构师,主导下一代AI硬件平台的设计
- 向技术管理方向发展,领导硬件团队并负责项目技术决策
- 跨领域向系统架构或芯片设计方向扩展,成为全栈硬件专家
- 负责服务器主板、加速卡和模块的原理图设计与PCB布局,确保信号完整性和电源完整性
- 与机械、热、信号完整性等团队协作,解决系统集成中的技术问题,推动项目从概念到量产
- 参与机架级推理解决方案的设计,包括电源分配、散热管理和高速互连调试
- 支持硬件启动、调试,并使用示波器、逻辑分析仪等工具进行故障排查
- 精通高速数字电路设计,包括PCIe Gen5/6、LPDDR5/DDR5、400G/800G以太网等高速接口
- 熟练使用Cadence Allegro或Mentor Expedition进行原理图捕获和PCB布局
- 具备机架级系统集成经验,理解机箱、背板、线缆、散热等整体设计
- 熟悉BMC硬件/软件集成、JTAG调试工具以及电源管理组件(PMIC、VRM等)
申请策略
- 关注高通在AI推理领域的最新产品和路线图,在面试中展示对业务的了解
- 准备好详细的项目案例,重点描述技术难点、解决方案和量化成果(如性能提升、成本节约)
- 突出机架级或系统级硬件设计经验,包括PCIe、DDR、以太网等高速接口的调试和验证
- 强调使用Cadence Allegro等工具进行原理图和PCB设计的项目案例
- 展示与ODM/OEM合作以及从概念到量产的完整项目经历
- 如有BMC、电源管理或热管理相关经验,务必单独列出
- 深入学习PCIe Gen5/6协议和信号完整性仿真工具(如HyperLynx、ADS)
- 熟悉液冷数据中心的设计要点,包括热仿真和机械公差分析
面试指南
- 技术问题:先说明背景和约束,然后描述分析过程(模拟或测量),最后给出解决方法并验证结果
- 协作问题:使用STAR方法(情境、任务、行动、结果),强调沟通、技术折中和推动决策的能力
- 设计权衡问题:明确列出关键指标(性能、成本、时间),展示如何基于优先级做出决策并验证
- 请描述一个你设计高速PCIe通道时遇到的信号完整性问题以及如何解决的?
- 在机架级系统集成中,如何权衡散热、功耗和空间约束?
- 如何调试一个DDR5内存通道的时序问题?请说明步骤和工具
- 解释在电源分配网络中,如何计算和验证电压降(IR drop)?
- 你如何与ODM合作确保设计符合规格并按时交付?请举例
职位点评
67
综合评分
AI数据中心硬件前沿岗位,技术成长空间大,但需现场办公且可能出差。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
更适合这类人
适合追求技术成长、渴望参与AI基础设施前沿项目的硬件工程师;对工作生活平衡要求不高的候选人。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展85
工作生活40
使命价值75
薪资福利
65中等
薪资未明确,但高通作为行业巨头,通常提供有竞争力的薪酬和福利;但未提及具体福利,且可能需要频繁出差,对补偿性动机满足程度中等。
薪资信号未披露(AI估算:20K-35K/月)
成长发展
85较高
职位涉及前沿的AI数据中心硬件技术(液冷、高速接口、机架级系统),能显著提升技术深度和广度;但JD未明确提及晋升通道或培训机会,发展性动机较高但非最高。
技术前沿前沿/新兴技术
技术栈PCIe Gen5、Gen6、LPDDR5、DDR5、200GbE、400GbE、800GbE、人工智能、液冷、机架级
业务类型ambiguous
工作生活
40较低
工作地点仅限台北现场办公,且明确要求出差到开发/客户现场,未提及弹性工时或远程选项,生活化动机满足度较低。
工作模式仅现场办公
办公地点未明确
加班情况未提及(无法判断)
使命价值
75中等
职位处于AI加速赛道,行业增长强劲;产品用于数据中心,对社会智能化有推动作用,但JD未强调社会价值或使命感,意义感动机中等偏上。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
高通 的其他在招职位
ASIC NPI Support Engineer
高通 · 上海市AI 估算 · 30k-50kStaff, Technical Standards – RISC-V SOC
高通 · Taipei, Taipei City, Taiwan; Hsinchu City, Hsinchu City, TaiwanAI 估算 · 30k-50kAI Infrastructure Software Engineer
高通 · 上海市AI 估算 · 25k-45kStaff Packaging Engineer - Process Package Integrity & Bumping
高通 · Hsinchu City, Hsinchu City, TaiwanAI 估算 · 25k-45kSenior Graphics Dev Tools Engineer
高通 · 上海市AI 估算 · 25k-40k
相似职位推荐
Watch Jobs