新业务部-芯片物理设计工程师

优缺点分析

角色解读

• 技术深耕：成为物理设计专家，主导先进工艺节点的后端实现，解决最复杂的时序和功耗问题
• 管理方向：晋升为项目负责人或团队主管，统筹多个芯片项目的后端交付
• 架构扩展：积累全流程经验后，向芯片架构师或综合/时序分析工具开发方向转型
• 负责SOC芯片从门级网表到最终GDS的物理设计全流程，包括布局、时钟树综合、布线等
• 通过优化设计实现性能、功耗和面积（PPA）目标，并确保芯片满足时序、功耗、信号完整性等signoff要求
• 参与先进工艺节点的评估和导入，挖掘工艺演进带来的PPA收益，推动设计方法学改进
• 扎实的数字后端知识，熟悉静态时序分析（STA）和收敛方法
• 熟练使用主流布局布线工具（Innovus或ICC2），掌握Tcl/Perl/Python等脚本语言实现自动化
• 具备Verilog语言基础，能理解前端设计意图并配合完成时序优化
• 良好的团队协作和沟通能力，能够与前端设计、验证、DFT等团队高效配合

申请策略

• 小米芯片部门注重实际能力，面试前可以准备一个完整的后端项目复盘，从网表到GDS的关键决策和问题解决
• 关注小米芯片业务的发展方向（如车规芯片、IoT芯片），在面试中表达对业务的理解和兴趣
• 突出成功量产的芯片项目经历，标明工艺节点、芯片规模、你负责的具体模块和贡献
• 强调性能/功耗/面积优化的具体案例，比如如何改进时序收敛、降低动态功耗等
• 展示脚本自动化能力，如用Tcl/Python开发过流程工具，提升效率
• 如果有低功耗设计或先进工艺（7nm以下）经验，务必重点描述
• 如果对Innovus或ICC2不熟练，建议通过官方培训或项目实践强化工具使用
• 补充学习先进的时序分析技巧（如多模式多角分析）和功耗分析工具（如PrimeTime PX）

面试指南

• 对于技术问题，使用STAR法则（情境-任务-行动-结果）描述具体案例，突出你的思考和量化成果
• 对于流程协调问题，展示你的沟通能力和全局观，强调如何平衡PPA目标和时间线
• 对于新技术问题（如先进工艺），展现学习意愿和方法论，比如主动查阅资料、参加培训等
• 请描述一个你遇到的最难收敛的时序路径，你是如何解决的？
• 在先进工艺节点下，你认为最大的挑战是什么？如何应对？
• 你如何评估布局布线后的功耗？做过哪些功耗优化措施？
• 讲一下你对IR drop的理解，以及在后端设计中如何降低IR drop？
• 如果前端的网表有功能更改，你会如何协调后端流程？