超威半导体
IP Power Engineer
IP Power Engineer
发布于 6 个月前普通员工/个人贡献者
上海市
中级经验
全职员工
仅现场办公
硕士
硬件工程
Upf/Cpf
低功耗设计
先进工艺节点
电源分析
PowerArtist
Primetime Px
Python/TCL
RTL设计
Verilog/SystemVerilog
AI 估算 · 35k–60k
该岗位涉及芯片设计核心的电源管理技术，技能门槛高，市场人才稀缺，且处于AI和高性能计算前沿领域，薪资竞争力强。
职位详情
关于这个职位
该职位是AMD的IP电源工程师，主要负责为高性能IP模块开发和实施电源管理解决方案
你将专注于电源优化、分析和验证工作，确保产品满足严格的功耗、性能和面积目标，是芯片设计流程中保障能效的关键技术岗位
最低要求
对现代复杂处理器架构、数字设计和验证有热情
具备出色的沟通能力，是团队合作者，有与不同地点/时区工程师协作的经验
具备强大的分析和解决问题的能力
愿意学习并准备好解决问题
计算机工程/电气工程硕士学位
工作职责
使用行业标准格式（UPF/CPF）制定电源意图规范
创建和优化电源域、电源门控策略以及电压/频率缩放技术
与RTL设计团队合作，在微架构层面实施低功耗设计技术
使用行业标准工具（PrimeTime PX, Voltus, PowerArtist等）执行静态和动态功耗分析
进行功耗分析，识别不同使用场景和工作负载下的功耗优化机会
分析功耗趋势，并提供降低功耗的建议
为早期功耗估算开发和维护功耗模型
在RTL、门级和硅后环境中调试与功耗相关的问题
与DV团队合作，确保功能验证中充分覆盖电源场景
优先资格
深入理解数字设计基础技术
了解先进工艺节点（7nm, 5nm, 3nm及更先进）
精通硬件描述语言（Verilog, SystemVerilog, VHDL）
有UPF（统一电源格式）和电源感知设计流程的经验
熟悉电源分析工具（Synopsys PrimeTime PX, Cadence Voltus或类似工具）
了解电源管理技术：时钟门控、电源门控、多电压设计、DVFS
理解静态和动态功耗机制
有脚本语言（Python, Perl, TCL, Shell）自动化经验
有机器学习或AI驱动的电源优化技术经验
有物理设计背景，了解电源传输网络
有硅后电源特性分析和调试经验
AI 洞察
优缺点分析
优点
- 技术前沿：工作在半导体行业最尖端，接触7nm/5nm等先进工艺和AI芯片设计，技术积累价值高
- 平台优势：AMD是全球领先的半导体公司，平台能提供丰富的项目资源、技术培训和行业视野
- 核心岗位：电源管理直接影响芯片性能和成本，是设计流程中的关键环节，岗位重要性突出
- 市场需求：低功耗设计是行业永恒主题，相关技能在芯片设计领域长期需求旺盛，职业稳定性好
- 跨团队协作：工作需要与前端设计、后端实现、验证等多个团队频繁沟通，对协作和沟通能力要求高
- 适合拥有扎实电子工程背景、对芯片底层技术有浓厚兴趣、注重细节、乐于解决复杂技术难题的工程师
缺点 / 挑战
- 技术复杂度高：需要同时精通电路设计、EDA工具和工艺知识，学习曲线陡峭，持续学习压力大
- 目标压力：需要平衡功耗、性能、面积（PPA）多个相互制约的目标，优化工作充满挑战
角色解读
- 技术专家路径：可深耕于特定工艺节点或IP类型的电源技术，成为公司内该领域的资深专家或架构师
- 项目管理路径：积累经验后，可转向技术管理，负责带领电源设计团队或管理整个IP或芯片项目的能效目标
- 行业拓展路径：电源管理是芯片行业的核心竞争力，经验可迁移至其他顶级半导体公司或新兴的AI芯片、汽车电子等领域
- 负责为芯片中的IP模块制定和实施电源管理方案，包括定义电源域、设计电源门控和电压频率调节策略
- 使用专业工具（如PrimeTime PX）对设计进行静态和动态功耗分析，找出功耗热点并提供优化建议
- 与RTL设计、验证及物理设计团队紧密协作，确保低功耗设计意图在芯片开发的各个阶段得到正确实现和验证
- 参与硅后调试，分析实际芯片的功耗表现，并与前期模型进行比对和校准
- 扎实的数字电路设计基础，精通Verilog/SystemVerilog等硬件描述语言，并能理解RTL级设计
- 熟练掌握UPF/CPF电源意图描述语言，以及基于此的低功耗设计流程和验证方法
- 能够熟练使用Synopsys或Cadence的功耗分析工具进行精确的功耗估算、分析和优化
- 具备良好的脚本编程能力（如Python/TCL），用于自动化分析流程和处理设计数据
申请策略
- 深入了解AMD近期的产品线和技术方向（如AI加速器、数据中心CPU/GPU），在面试中展现你对公司业务的关注
- 准备阐述你如何在一个团队项目中协作解决复杂问题，体现JD中强调的沟通与协作能力
- 重点突出与低功耗设计相关的项目经验，详细描述你如何使用UPF、进行功耗分析及优化的具体过程和成果
- 清晰列出你熟悉的EDA工具链（如Synopsys/Cadence的功耗分析工具）和硬件描述语言
- 展示你的脚本编程能力，例如用Python/TCL自动化设计或分析流程的项目
- 如有涉及先进工艺节点或AI/高性能计算芯片的项目经验，务必强调，这是重要加分项
- 若UPF/CPF经验不足，可通过开源项目或在线课程系统学习其语法和在实际流程中的应用
- 加强使用PrimeTime PX或类似工具进行实战练习，理解静态功耗分析和动态功耗分析报告的解读与优化
面试指南
- 对于项目经验类问题，采用STAR法则（情境、任务、行动、结果）结构化回答，重点突出你的技术动作和量化成果
- 对于技术概念题，先给出清晰定义，再结合具体的设计场景或例子进行阐述，展示理论联系实际的能力
- 对于工具或方法比较题，可以分别列出优缺点，并说明在什么项目阶段或设计目标下你会优先选择哪一种
- 请描述一个你参与过的低功耗设计项目，你在其中承担的具体角色，以及遇到了什么挑战，如何解决的？
- 你如何为一个IP模块制定电源管理策略？会考虑哪些因素？
- 请解释一下静态功耗和动态功耗的主要组成部分，以及分别有哪些主流的优化技术？
- 你熟悉哪些功耗分析工具？请比较一下它们的特点和适用场景
- 当RTL仿真功耗与硅后实测功耗存在较大差异时，你的调试思路是什么？
职位点评
Watch Jobs