开发和维护跨RTL、综合、布局布线、STA和验证的UPF/低功耗方法学
负责功耗意图生成、验证和导入的流程功能（UPF编写、代码检查、合并、层次结构管理、ECO）
评估、鉴定和调整EDA工具中的功耗感知能力（例如，综合、实现、CDC/RDC、功耗感知仿真、形式化低功耗检查、EM/IR/热分析）
支持布局布线流程中的功耗特性：隔离/保持单元插入、电平转换器、电源开关策略、功耗域布局规划、电源网格集成
构建自动化以实现一致性和可扩展性（模板、生成器、检查器、仪表板
CI集成）
向设计团队部署流程，推动培训、文档和最佳实践
跨工具/流程/设计边界解决复杂问题
与架构师和设计负责人合作，捕获功耗需求（域、状态、转换）并将其转化为可执行的UPF/约束
确保低功耗签核闭合：UPF与RTL/网表一致性、功耗感知CDC/RDC、功耗感知STA、LVS/DRC影响、多域场景下的EM/IR分析
领导跨团队调试功耗感知故障（X传播、状态保持、钳位行为、唤醒/休眠序列、工艺角交互）
指导初级工程师，扩展UPFM能力并提高团队整体生产力
扩展UPFM以纳入新兴IP、新技术节点、老化模型和分层SoC/电源管理结构
构建参数化分析模型，捕获：动态和静态功耗、电压-频率缩放、关键路径延迟和基于FO2的时序、工作负载相关的开关行为、工艺变化效应（泄漏、Vmin、RC、迁移率）
将硅数据集成到模型校准循环中
跨产品代次优化UPFM系数
开发建模基础设施以支持早期架构规划和功耗预算，并评估新功耗特性和电源传输创新的投资回报率
与架构、设计、固件和生产团队紧密合作，确保建模准确性和功能成功
支持产品工程师进行Chiplet分档、AVFS调优、良率/功耗分析和现场返回分析
与系统团队合作，将UPFM扩展到基于Chiplet的系统和数据中心功耗约束
开发和维护基于Python/Ruby的建模管道、数据处理基础设施和可视化仪表板
自动化硅数据导入UPFM，以支持持续模型演进
构建用于敏感性分析、蒙特卡洛建模、回归和参数扫描自动化的脚本