Watch Jobs
浏览职位数据统计洞察报告探索企业定价
我的收藏免费试用登录注册

Watch Jobs

我们专注于实时追踪各企业最新职位动态,帮助您节省求职时间,快速找到理想工作机会。

探索

  • 浏览职位
  • 数据统计
  • 洞察报告
  • 数据方法论
  • 探索企业

订阅

  • 免费试用
  • 价格方案
  • 常见问题
  • 隐私政策

关注我们

微信公众号小红书淘宝店铺

© 2026 Watch Jobs. 保留所有权利

Created by jianglicat - 讲礼猫
Watch Jobs
浏览职位数据统计洞察报告探索企业定价
我的收藏免费试用登录注册

职位搜索/超威半导体/Sr. Silicon Design Engineer
AMD logo
A
超威半导体 (AMD)

职位信息

上海市
中级经验
全职员工
仅现场办公
本科
普通员工/个人贡献者

标签

低功耗设计综合形式验证静态时序分析TCL时序收敛IP设计前端设计流程
💡

核心评价

技术前沿的芯片设计核心岗,成长空间大,平台优势明显,但需关注工作与生活的平衡。

Sr. Silicon Design Engineer

🤖 AI 估测:¥35K-60K

发布时间:17 天前

立即应聘

ℹ️关于这个职位

该职位是AMD的高级硅片设计工程师,主要负责高性能互连IP(知识产权模块)的设计与交付
你将参与从IP综合、形式验证、静态时序分析到设计质量检查的全流程,并与全球的IP、SoC和物理设计团队协作,确保IP模块按时高质量地集成到AMD的CPU、GPU、游戏主机等各类产品中,支持产品成功流片

✓工作职责

负责业界领先的IP综合/形式验证/静态时序分析
负责业界领先的IP LINT/CDC/VSI检查
负责业界领先的IP定期回归测试
负责功能ECO(工程变更单)的实现以及LEC/DRC检查
与全球IP团队合作,保证IP交付质量
与多个全球SoC团队合作,实现Tile模块
与多个全球SoC团队合作,为AMD服务器/客户端/dGPU/S3/AECG产品成功完成流片
与前端集成团队和物理设计团队合作,完成时序收敛
协调设计与实现活动

⭐最低要求

至少3年Verilog经验(必须)
熟悉前端设计流程
具有综合、时序分析和形式验证经验
具备Verilog和一门脚本语言的优秀知识
电气工程或计算机工程专业的学士或硕士学位

👍优先资格

有Perl和TCL脚本经验者优先
有低功耗设计经验者优先
Watch Jobs

我们专注于实时追踪各企业最新职位动态,帮助您节省求职时间,快速找到理想工作机会。

探索

  • 浏览职位
  • 数据统计
  • 洞察报告
  • 数据方法论
  • 探索企业

订阅

  • 免费试用
  • 价格方案
  • 常见问题
  • 隐私政策

关注我们

微信公众号小红书淘宝店铺

© 2026 Watch Jobs. 保留所有权利

Created by jianglicat - 讲礼猫

超威半导体 的其他在招职位

  • Sr. Manager Systems Design Eng.

    超威半导体

    深圳市 · 仅现场办公

  • PMTS Systems Design Engineer

    超威半导体

    上海市 · 仅现场办公

  • Sr. Silicon Design Engineer

    超威半导体

    上海市 · 仅现场办公

  • Systems Design Engineer

    超威半导体

    北京市 · 仅现场办公

  • SW Solution Engineer-AI

    超威半导体

    上海市 · 仅现场办公

相似职位推荐

  • 系统工程师/原型专家

    叠纸游戏

    上海市 · 仅现场办公

  • 系统集成测试(硬件)工程师

    小马智行

    广州市 · 仅现场办公

  • 自动驾驶硬件集成与测试工程师

    小马智行

    上海市 · 仅现场办公

  • 国内出差 - 自动驾驶硬件测试工程师 - 运营&Issue

    小马智行

    北京市 · 仅现场办公

  • 汽车维修技师-实习生-亦庄

    小马智行

    北京市 · 仅现场办公