禾赛
DC综合工程师
DC综合工程师
发布于 11 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Design Compiler
Soc
Sta
Upf
前端设计
芯片设计
值不值得投
76综合评分
综合评分 76
高技术壁垒的芯片设计岗，薪资竞争力强，成长路径清晰，但工作强度与办公灵活性可能受限。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
2.8万
比芯片设计中位数低
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
66 个在招 · 其中芯片设计 2 个
市场机会
选择面较广
上海 · 芯片设计 · 约 380 个在招
职位详情
关于这个职位
该职位为芯片设计前端的核心岗位，主要负责使用Synopsys Design Compiler等工具将RTL代码综合为门级网表，并使用PrimeTime进行时序分析与优化
需要确保芯片设计满足性能、功耗和面积（PPA）要求
工作地点位于中国芯片产业核心城市上海
最低要求
本科以上学历，专业微电子、计算机等相关专业，2年以上相关工作经验
熟悉Verilog硬件描述语言，基本掌握前端代码设计
有使用Design Compiler、PT等EDA工具的经验
熟悉STA分析，有模块级或顶层的时序分析基础
具有认真的工作态度和良好的团队合作精神，良好的人际沟通能力
良好的英文阅读、文档编写能力
工作职责
熟悉Verilog硬件描述语言，基本掌握前端代码设计
有使用Design Compiler、PT等EDA工具的经验
熟悉STA分析，有模块级或顶层的时序分析基础
有UPF综合经验者优先考虑
优先资格
有UPF综合经验者优先考虑
有中大型SOC项目经验者优先
AI 洞察
优缺点分析
优点
- 专业性强，是芯片设计不可或缺的核心环节，技术积累价值高
- 禾赛作为上市企业，在自动驾驶和激光雷达赛道，项目与技术具有行业前沿性
- 身处上海芯片产业集群，技术交流与职业发展机会丰富
- EDA工具学习曲线陡峭，需要持续跟进新版本和新功能
- 需要紧跟先进工艺节点的发展，持续学习新的设计约束和方法学
- 适合具有扎实数字电路基础、耐心细致、追求技术深度的工程师
- 希望在芯片设计前端领域长期发展，并乐于解决复杂工程问题的候选人
缺点 / 挑战
- 时序收敛是芯片设计的难点，工作压力可能较大，尤其在项目后期
角色解读
- 技术专家路线：深耕数字前端设计与实现，成为物理设计或后端流程专家
- 项目负责人路线：从单一模块负责人成长为负责整个芯片或IP的项目技术负责人
- 架构路线：转向芯片架构设计，定义芯片的整体功能与性能指标
- 使用EDA工具（如Design Compiler）将RTL设计代码转换为可制造的门级网表
- 进行静态时序分析（STA），确保设计满足芯片的性能和时序要求
- 参与芯片设计前端流程，解决综合与实现过程中的技术问题
- 在部分项目中，可能涉及低功耗设计（UPF）的实现与验证
- 精通Verilog HDL语言，能够理解和编写复杂的硬件逻辑
- 熟练掌握Synopsys Design Compiler和PrimeTime等业界主流EDA工具
- 深入理解数字集成电路前端设计流程与静态时序分析原理
- 具备SOC设计经验，了解芯片从设计到流片的整体流程
申请策略
- 研究禾赛已发布的激光雷达芯片产品或技术文章，在面试中展示你对业务和产品的了解
- 面试前可回顾典型的SOC时序收敛案例，准备清晰的讲解思路
- 重点突出使用Design Compiler、PrimeTime等工具完成具体项目（如某SOC模块综合）的经验和成果
- 详细描述在STA分析中解决复杂时序问题的案例，体现分析与调试能力
- 列出熟悉的芯片工艺节点（如28nm， 7nm）及相关的时序库（.lib）处理经验
- 系统学习或实践低功耗设计（UPF/CPF）与多电压域综合技术
- 深入了解先进工艺节点（如7nm以下）对综合与STA的影响
- 提升对形式验证（如Formality）等辅助流程的理解，以构建更完整的技能体系
面试指南
- 使用STAR原则（情境-任务-行动-结果）来结构化地回答项目经验问题
- 对于技术问题，先阐述核心概念，再结合你的实际经验举例说明
- 当遇到不确定的问题时，坦诚说明，并阐述你的思考和学习过程
- 请描述一个你从RTL到网表进行综合，并最终满足时序要求的完整流程
- 在STA分析中，你通常会关注哪些关键的时序路径和报告？如何调试时序违例？
- 什么是UPF？它在低功耗设计中起什么作用？你有哪些相关经验？
- 你处理过的最大的SOC模块或芯片规模是多少？在综合过程中遇到的最大挑战是什么？
- 你对前端设计（逻辑综合、形式验证、STA）和后端设计（布局布线）的衔接是如何理解的？
职位点评
薪资福利70
成长发展90
工作生活65
使命价值75
薪资福利
70中等
该职位作为芯片设计核心岗位，薪资水平在半导体行业通常具有竞争力，但JD未披露具体薪资。公司为已上市企业，通常提供规范的福利体系。
薪资信号未披露（AI估算：2千–3.5万/月）
成长发展
90较高
职位要求掌握行业主流EDA工具和前端设计全流程，技术专业性强。公司处于自动驾驶赛道，项目具有技术挑战性和成长性，有利于深度技能积累。
技术前沿前沿/新兴技术
技术栈Verilog、Design Compiler、PrimeTime、STA、UPF、SOC
成长机会中大型SOC项目经验者优先
业务类型profit_center
工作生活
65中等
JD未明确工作模式，但芯片设计研发通常需要现场办公和高度协作。行业存在项目节点压力，工作强度可能因项目阶段而异。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
公司产品（激光雷达）应用于自动驾驶，属于高速增长的汽车智能化赛道，具有明确的技术价值和社会意义。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs