高通
Heterogeneous Integration Physical Design Engineer, Staff
Heterogeneous Integration Physical Design Engineer, Staff
发布于 大约 8 小时前普通员工/个人贡献者
AI 估算 · 60k–90k · AI 参考估算
Hsinchu City, Taiwan
高级经验
本科
全职员工仅现场办公芯片设计
芯片设计
3Dic
Dfm
Drc
Heterogeneous Integration
Hybrid Bonding
Mask Layout
Pdk
Physical Design
值不值得投
74综合评分
综合评分 74
技术前沿、薪资优厚，但工作强度可能较高，适合技术驱动型人才。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
75K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 450 个在招 · 其中芯片设计 5 个
市场机会
选择面较广
芯片设计 · 约 480 个在招
职位详情
关于这个职位
作为高通ASIC工程团队的资深物理设计工程师，你将专注于异构集成领域的测试芯片设计与掩模版图开发，参与先进封装技术（如混合键合、3DIC）的工艺协同优化
该职位需要深厚的物理设计经验，并涉及与晶圆厂的技术对接，是推动下一代高性能芯片落地的关键角色
最低要求
拥有科学、工程或相关领域的学士学位，并具备4年以上的ASIC设计、验证、集成或相关工作经验
或拥有科学、工程或相关领域的硕士学位，并具备3年以上的ASIC设计、验证、集成或相关工作经验
或拥有科学、工程或相关领域的博士学位，并具备2年以上的ASIC设计、验证、集成或相关工作经验
工作职责
设计异构集成、定制DRAM、硅组件和无源器件开发的测试芯片和掩模版图
进行异构集成的技术基准测试、设计流程和PDK开发
负责晶圆厂接口和设计支持，用于系统-技术协同优化（STCO）
进行先进技术基准的版图和设计分析
进行产品问题调试的定制版图分析
优先资格
具备掩模版图、OPC经验
具备亚10nm硅工艺的物理设计和版图经验
有混合键合、微凸块、RDL和先进封装相关工作经验者优先
具备测试芯片设计和执行经验
具备物理验证和PDK开发经验（PEX、DRC、LVS）
具备DFM开发经验
具备定制版图经验（Calibre、Cadence）、svrf、tcl脚本
具备先进节点工艺集成和单元工艺开发经验者优先
AI 洞察
优缺点分析
优点
- 高通作为行业巨头，提供前沿技术和丰富的资源，有助于技能提升
- 异构集成和3DIC是半导体行业的热门方向，职业前景广阔
- 工作涉及与晶圆厂合作，能积累宝贵的行业人脉和工艺知识
- 薪资待遇优厚，福利完善
- 对物理设计经验要求高，需要掌握多种专业工具和技能
- 技术更新快，需要持续学习以保持竞争力
- 适合有多年物理设计经验，对先进封装和异构集成技术有浓厚兴趣，并希望在技术深度上不断精进的工程师
缺点 / 挑战
- 工作可能涉及高强度项目周期，需要应对紧迫的交付压力
角色解读
- 在半导体物理设计领域深耕，成为异构集成和先进封装技术的专家
- 向技术管理方向发展，带领团队负责复杂芯片项目的物理实现
- 跨领域发展，转向系统技术协同优化（STCO）或先进工艺集成方向
- 设计异构集成测试芯片的掩模版图，包括定制DRAM、硅组件和无源器件
- 进行技术基准测试、设计流程和PDK开发，支持异构集成技术
- 与晶圆厂对接，提供系统-技术协同优化（STCO）的设计支持
- 分析先进技术节点的版图和设计，并调试产品问题
- 精通掩模版图设计、OPC和物理验证（DRC、LVS、PEX）
- 熟悉先进封装技术，如混合键合、微凸块、RDL和3DIC
- 具备PDK开发、DFM和自定义布局经验，熟练使用Calibre、Cadence等工具
- 掌握svrf和tcl脚本编写能力
申请策略
- 了解高通在异构集成领域的最新动态，在面试中展现对行业趋势的理解
- 强调团队合作和跨部门沟通能力，因为该岗位需要与晶圆厂和内部团队协作
- 突出在sub-10nm工艺下的物理设计和版图经验，特别是先进封装相关项目
- 强调PDK开发、物理验证和DFM方面的实际成果
- 展示使用Calibre、Cadence等工具和脚本（svrf、tcl）的熟练度
- 如有测试芯片设计和流片经验，务必重点提及
- 深入学习混合键合、3DIC等先进封装技术
- 加强脚本编写能力，如Tcl和Python
面试指南
- 使用STAR法则（情境、任务、行动、结果）来回答行为问题
- 强调技术细节和解决问题的能力，展示你的专业深度
- 结合具体项目经验，说明你的贡献和成果
- 请描述你参与过的一个先进封装物理设计项目，遇到的主要挑战是什么？
- 你如何确保DRC/LVS验证的准确性？
- 你对混合键合技术有何了解？在设计中如何考虑？
- 你如何与晶圆厂合作解决工艺问题？
- 请举例说明你如何优化版图布局以提高性能或良率
职位点评
薪资福利80
成长发展85
工作生活50
使命价值70
薪资福利
80较高
该职位薪资水平较高，且高通作为行业巨头，福利待遇完善，但JD中未明确提及具体薪资和福利细节。
薪资信号未披露（AI估算：60K-90K/月）
成长发展
85较高
该职位涉及前沿的异构集成和先进封装技术，技术含量高，能显著提升个人技能，但JD未明确提及晋升路径。
技术前沿前沿/新兴技术
技术栈Heterogeneous Integration、Hybrid Bonding、3DIC、PDK、Physical Verification、DRC、DFM
业务类型ambiguous
工作生活
50较低
JD未提及工作模式，但根据岗位性质，可能需要在办公室和实验室工作，通勤和灵活性未知。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
70中等
高通作为技术创新者，推动通信和数据处理转型，该岗位对技术发展有贡献，但社会影响力一般。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
高通 的其他在招职位
Senior Factory SDK and Firmware Validation Engineer (Neihu)
高通 · Taipei, Taipei City, TaiwanAI 估算 · 70k-100kProduct Manager, Machine Learning (up to Staff level)
高通 · 上海市AI 估算 · 40k-70kPackage Manufacture Engineer, Senior to Staff Level (Taichung or Kaohsiung)
高通 · Taichung, Taichung City, Taiwan; Kaohsiung, Kaohsiung (obsolete), TaiwanAI 估算 · 50k-80k
相似职位推荐
Watch Jobs