美光科技
SENIOR ASIC Engineer
SENIOR ASIC Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公半导体设备工程
半导体设备工程
Arm
Asic Design
Dft
Pcie
Risc-V
Serdes
Soc Integration
Sta
Systemverilog
值不值得投
81综合评分
综合评分 81
顶尖存储大厂、前沿SoC技术栈、高发展性动机、福利完善、工作地点明确
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
11.5万
比半导体设备工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 690 个在招 · 其中半导体设备工程 约 170 个
市场机会
选择不多
新竹县 · 半导体设备工程 · 7 个在招
职位详情
关于这个职位
负责美光SoC顶层集成（CPU子系统、互联、IP等）及PCIe高速协议设计，利用Verilog/SystemVerilog进行RTL开发与调试
需协同架构、验证及物理设计团队完成从预硅仿真到后硅调试的全流程，确保PPA优化与测试覆盖率，解决复杂集成问题
最低要求
SoC资格：主导SoC顶层集成（CPU子系统、互联、外设IP、时钟/电源/复位结构、测试结构）
负责SoC RTL集成、lint/CDC/RC检查、综合约束及时钟收敛支持
定义并维护SoC级接口、连接性和集成规范
协作与验证：与架构和设计团队协作确保无缝IP集成和系统级一致性
集成并验证CPU核心或集群（ARM, ARC, RISC-V或专有设计）
在CPU和SoC边界优化性能、功耗和面积(PPA)
DFT与测试：与DFT团队协作集成扫描、MBIST、LBIST、边界扫描等测试结构
确保满足生产所需的可测试性要求和覆盖率目标
在预硅验证期间启动测试模式、向量和图案
全流程协作：与物理设计、验证、固件和验证团队紧密合作，贯穿整个芯片开发周期
支持预硅仿真、仿真和硅后启动
驱动集成和硅调试期间的根本原因分析和问题解决
PCIe资格：具备高速协议（PCIe, USB, SATA, DisplayPort, HDMI等）经验
必须具备PCIe PHY或SerDes设计知识/经验
必须具备大规模设计项目知识/经验
了解存储或内存设备协议（NVMe为加分项）
学历与年限：电气工程硕士学位，且拥有13年以上经验（针对SoC方向）
或电气工程硕士学位，7-10年设计经验（针对IP方向）
工作职责
SoC顶层集成：领导SoC顶层集成，包括CPU子系统、互连、外围IP、时钟/电源/复位结构和测试结构
RTL集成与检查：负责SoC RTL集成、lint/CDC/RC检查、综合约束和支持时序收敛
接口规范定义：定义并维护SoC级别的接口、连接性和集成规范
IP集成协作：与架构和设计团队协作，确保无缝的IP集成和系统级一致性
CPU集成与优化：集成和验证CPU核心或CPU集群（ARM, ARC, RISC-V或专有设计），并在CPU和SoC边界优化性能、功耗和面积(PPA)
DFT集成：与DFT团队协作，在SoC级别集成扫描、MBIST、LBIST、边界扫描和其他测试结构
测试验证：确保满足生产的可测试性要求和覆盖率目标，在预硅验证期间启动测试模式、向量和图案
跨职能协作：与物理设计、验证、固件和验证团队在整个芯片开发周期中密切合作
仿真与支持：支持预硅仿真、仿真和硅后启动
问题分析：驱动集成和硅调试期间的根本原因分析和解决问题
PCIe设计：具备高速协议（PCIe, USB, SATA, DisplayPort, HDMI等）经验，特别是PCIe PHY或SerDes设计
工具使用：熟练使用VCS, VC-Spyglass, Design Compiler, PrimeTime等CAD工具
脚本语言：使用TCL, PERL或Python辅助设计流程
问题解决：运用高超的问题解决能力和系统化方法处理集成和调试挑战
优先资格
熟练使用Design/Verification CAD工具，如VCS, VC-Spyglass CDC, LINT, RDC, LEC, Design Compiler, Formality, PrimeTime等
具备大规模设计项目（SoC/PCIe）的知识或经验
熟悉TCL, PERL或Python为加分项
具备高超的问题解决能力、 streamlined process approach和高积极性
能够建立和维护良好的同事关系
自我激励、自我导向且具有团队精神
具备良好的英语技术沟通能力
掌握AMBA AXI/AHB片上互联协议
了解AI/ML概念，愿意在日常任务中使用AI增强型工程工具
能够评估并利用EDA工具中的AI功能
AI 洞察
优缺点分析
优点
- 依托美光全球存储龙头地位，接触前沿存储技术与大规模SoC项目
- 技术栈涵盖主流及先进协议（PCIe, CXL, NVMe），技能含金量高
- 公司提供完善的福利体系和职业成长支持
- 工作涉及全链路协作，沟通成本高，需应对严格的时序和PPA约束
- 半导体行业竞争激烈，对问题解决能力要求极高
- 适合拥有深厚数字IC设计背景、热衷于高性能存储控制器或SoC集成的高级工程师，追求技术深度与行业领先地位的求职者
缺点 / 挑战
- 要求13+年经验或7-10年特定领域经验，门槛较高
角色解读
- 可向首席ASIC架构师方向发展，负责更复杂的系统级芯片设计
- 或转向技术管理岗位，带领ASIC设计团队
- 随着AI/ML在EDA工具中的应用，也可深耕智能芯片设计方法论
- 负责美光存储芯片SoC的顶层集成，将CPU、互联总线、外设IP等模块整合在一起
- 设计并验证PCIe等高速接口IP，确保信号完整性和时序收敛
- 与验证、物理设计团队配合，完成从RTL到硅片的整个开发周期，解决复杂的集成和调试问题
- 精通Verilog/SystemVerilog RTL设计及调试
- 深入理解SoC架构、AMBA总线协议及PCIe/SerDes高速接口
- 熟练使用VCS、PrimeTime等EDA工具进行仿真、静态分析和形式验证
- 具备大规模集成电路项目的实际经验
申请策略
- 强调在大规模设计项目中的角色与贡献
- 展示对美光存储技术的兴趣与理解
- 准备详细的项目案例以应对深层技术面试
- 突出SoC顶层集成经验，具体描述参与的CPU子系统集成、PCIe/SerDes设计案例
- 量化PPA优化成果及解决的问题复杂度
- 列出熟练掌握的EDA工具链及脚本语言能力
- 强化对最新高速接口协议（如PCIe Gen5/6, CXL）的理解
- 提升对AI辅助EDA工具的认知与应用能力
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述项目经历
- 重点突出技术决策的依据、遇到的瓶颈及创新解决方法
- 展示系统性思维，从架构层面到实现细节的全面理解
- 请详细描述你过去负责的SoC顶层集成中最复杂的挑战及解决方案
- 在PCIe PHY或SerDes设计中，你是如何处理信号完整性与时序收敛问题的？
- 如何优化CPU与SoC其他模块之间的PPA平衡？
- 请举例说明你如何使用VCS或PrimeTime进行调试和验证
- 在面对跨团队（如验证、物理设计）的集成问题时，你如何推动问题解决？
职位点评
薪资福利85
成长发展90
工作生活65
使命价值75
薪资福利
85较高
美光作为上市巨头，提供具有市场竞争力的薪资及完善的福利体系（医疗、带薪休假等），对资深工程师而言补偿性动机满足度较高。
薪资信号市场水准 (8.0千–15.0万/月)
福利待遇medical, dental and vision plans、paid family leave、robust paid time-off program、paid holidays
成长发展
90较高
职位涉及前沿的SoC集成与高速接口技术，且鼓励使用AI-enhanced EDA工具，技术栈先进，成长空间大。
技术前沿前沿/新兴技术
技术栈SoC、PCIe、SerDes、NVMe、CXL、DDR、RISC-V、ARM、AI/ML、EDA tools
成长机会openness to using AI-enhanced engineering tools、assess and utilize AI-enabled features in EDA tools
业务类型profit_center
工作生活
65中等
JD未明确提及弹性工作制或远程办公，半导体研发通常需现场协作。但公司提供丰富的带薪休假，一定程度上平衡工作生活。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
工作生活平衡robust paid time-off program
使命价值
75中等
美光致力于通过存储技术创新加速信息智能化，对社会进步有积极影响，使命感和行业前景较好。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号transform how the world uses information to enrich life for all、accelerate the transformation of information into intelligence
创新程度积极采用新技术
美光科技 的其他在招职位
相似职位推荐
Watch Jobs