美光科技
MTS – ASIC Silicon Debug, Device Technology & Yield Engineering
MTS – ASIC Silicon Debug, Device Technology & Yield Engineering
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Ai/Ml数据分析
Asic调试
Cmos工艺
Sram架构
信号完整性(Si)
半导体制造
失效分析(Fa)
良率工程
跨部门协作
值不值得投
76综合评分
综合评分 76
顶尖半导体平台、技术成长导向、高挑战高回报、WLB待确认
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.7万
比硬件工程中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
48 个在招
市场机会
选择适中
新竹县 · 硬件工程 · 11 个在招
职位详情
关于这个职位
负责美光在台湾新竹的ASIC硅片调试、器件技术与良率工程工作
主要职责包括主导后硅片良率损失与客诉失效的根本原因分析，结合先进CMOS工艺与器件物理进行跨部门技术攻关，利用高级失效分析手段定位SRAM、PCIe PHY等复杂电路问题，并将硅片学习反馈至下一代架构设计，以提升产品良率与可靠性
最低要求
年以上半导体行业经验
具备先进CMOS技术和硅产品开发背景
在良率提升、RMA和失效分析方面有成功经验
有直接与晶圆代工厂(OSAT)合作经验
深入理解CMOS器件物理和先进半导体工艺
精通SRAM架构、内存设计基础及失效机制
熟悉高速接口技术(PCIe, ONFI, SerDes等)
具备复杂ASIC器件的后硅片调试与表征经验
掌握工艺-设计交互分析及变异感知设计方法
熟悉信号完整性(SI)、电源完整性(PI)、时序收敛、器件变异性及可靠性失效机制
能关联Wafer Acceptance Test(WAT)、电测数据、良率数据、可靠性数据和FA结果
工作职责
主导硅片良率损失、现场退货(RMA)、客户升级和可靠性失效的端到端调查
驱动涉及工艺、设计、测试、封装和系统交互的复杂硅片问题的根本原因分析
制定假设驱动的调试策略并协调跨职能执行
通过遏制措施、纠正行动和预防计划负责关键良率和质量问题的解决
分析影响ASIC功能和良率的器件级失效机制和工艺敏感性
评估影响模拟、混合信号、内存、高速I/O和PCIe PHY性能的工艺-设计交互作用
与代工厂团队合作了解工艺变化、偏差、可靠性风险和技术限制
将硅片学习转化为可操作的设计和工艺改进
主导涉及SRAM、PCIe PHY、ONFI接口、SerDes、模拟/混合信号电路和高速数字子系统的工艺-设计交互根本原因调查
分析晶体管、电路、模块、晶圆、封装和系统级别的硅片失效
驱动涉及设计团队、DFT、产品工程、质量、可靠性、代工厂和客户支持组织的后硅片调试活动
调试复杂失效机制（SRAM单/多位失效、读写裕量失效、时序/电压敏感性问题、PCIe PHY性能下降、信号完整性/抖动失效、工艺变化相关的良率偏差、现场退货/RMA失效）
制定硅片表征计划以隔离工艺、设计和测试相关因素
将硅片学习反馈推入下一代ASIC架构和设计方法论
驱动高级FA活动（FIB, SEM/TEM, EFA, OBIRCH, LVP, 发射显微镜, 物理截面分析）
将失效特征与设计、工艺和制造数据相关联
解释FA结果并将其转化为清晰的工程行动
领导与产品工程、DFT、设计、可靠性、质量、运营、代工厂和外部合作伙伴的技术评审
向高管层汇报复杂的技术发现
影响设计和工艺路线图，以提高未来产品的稳健性和良率学习
优先资格
支持SSD控制器、AI加速器、网络或高性能计算ASIC的经验
精通PCIe PHY、SerDes、内存子系统或模拟混合信号调试
有解决高管和客户可见的现场质量问题的记录
使用AI/ML工具进行良率分析、异常检测和RCA加速的经验
指导工程团队并推动多站点技术调查的经验
展示利用AI工具、数据分析和自动化技术提高工程生产力、加速根本原因分析和增强决策的能力
AI 洞察
优缺点分析
优点
- 依托美光全球存储龙头平台，接触前沿CMOS与AI加速器芯片研发
- 技术栈深厚，涵盖从器件物理到系统级调试的全链路
- 跨部门领导力强，易积累行业稀缺的专家型人脉
- FA实验与数据关联耗时耗力，对细节容忍度要求极高
- 技术迭代快，需持续跟进先进工艺与AI工具应用
- 适合拥有10年以上半导体实战经验、抗压能力强、热衷于解决底层硬件难题并追求技术深度的资深工程师
缺点 / 挑战
- 需处理高频次、高压力的客诉与良率危机
角色解读
- 可向首席器件工程师/技术院士方向发展
- 也可转向良率管理总监或半导体研发项目负责人
- 长期可拓展至AI辅助半导体制造或高端芯片架构设计领域
- 主导复杂ASIC芯片的后硅片失效调查与良率提升
- 结合器件物理与工艺参数进行跨部门根因分析
- 利用高级FA设备定位SRAM、高速接口等电路缺陷
- 将调试数据反馈至下一代架构设计
- 精通CMOS器件物理与先进工艺
- 熟练掌握SRAM架构、PCIe/SerDes等高速接口调试
- 具备FIB/SEM/TEM等高级失效分析实操能力
- 擅长跨部门技术协调与数据驱动决策
申请策略
- 准备详细的技术复盘报告(PPT)用于面试
- 提前了解美光最新存储产品线与新竹研发中心布局
- 展现跨文化沟通与高管汇报能力
- 突出主导过的重大良率提升项目与RMA闭环案例
- 量化FA分析效率提升与成本节约成果
- 强调与代工厂/OSAT的直接协作经验
- 补充AI/ML在良率分析与异常检测中的应用实践
- 深化高速接口(SerDes/PCIe)信号完整性仿真能力
面试指南
- 采用STAR法则结构化陈述
- 聚焦“假设-验证-数据支撑-跨部门协同-闭环反馈”逻辑
- 突出技术深度与管理软技能的结合
- 请分享一次你主导的最复杂的硅片失效调查案例及解决路径
- 如何平衡短期良率遏制与长期工艺改进？
- 面对代工厂与内部设计团队的争议，你如何推动根因确认？
- 如何利用AI工具加速RCA流程？
- 复习CMOS器件物理与高速接口协议规范
职位点评
薪资福利85
成长发展90
工作生活45
使命价值75
薪资福利
85较高
美光作为上市巨头提供完善福利与市场竞争力薪资，但具体薪酬未披露，整体补偿性动机满足度较高。
薪资信号未披露（AI估算：1.8千–3.5万/月）
福利待遇医疗/牙科/视力保险、收入保护计划、带薪家庭假、带薪休假、带薪节假日
成长发展
90较高
岗位深度融合先进CMOS工艺、AI/ML工具应用与跨代际ASIC架构反馈，技术成长空间广阔，导师制与多站点调查机会显著。
技术前沿前沿/新兴技术
技术栈CMOS、SRAM、PCIe、SerDes、AI/ML、FIB、SEM/TEM、WAT
成长机会mentoring engineering teams、driving multi-site technical investigations、drive silicon learning feedback into next-generation ASIC architecture
业务类型profit_center
工作生活
45较低
半导体研发与良率调试岗位通常需驻守实验室或产线，工作节奏受客诉与良率指标驱动，WLB信号未明确提及，生活化动机满足度有限。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
致力于提升存储与AI芯片可靠性，直接赋能全球信息化与智能化转型，社会价值与技术使命感较强。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号transform how the world uses information to enrich life for all、accelerate the transformation of information into intelligence
创新程度积极采用新技术
美光科技 的其他在招职位
相似职位推荐
Watch Jobs