思科
ASIC Engineering Technical Leader
ASIC Engineering Technical Leader
发布于 2 小时前基层主管/组长
全职员工仅现场办公硬件工程
硬件工程
Dft
Mbist
Soc
Systemverilog
失效分析
硅后验证
脚本编程
良率分析
值不值得投
74综合评分
综合评分 74
先进工艺DFT技术领军岗，技术前沿且管理属性强，WLB待确认。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
54 个在招 · 其中硬件工程 7 个
市场机会
选择面较广
新竹 · 硬件工程 · 85 个在招
职位详情
关于这个职位
负责复杂SoC的高级内存内建自测（MBIST）架构设计与硅后调试
需深入掌握SRAM电路与内存架构，主导MBIST控制器开发、算法定义及软硬件协同优化，并带领技术团队完成流片签核、良率提升与失效分析，确保芯片高质量量产
最低要求
年以上DFT经验，重点聚焦MBIST
精通MBIST架构与结构化DFT方法论
具备MBIST控制器设计、PSV与自定义MBIST算法、March算法及内存故障模型、BISR/BIRA、内存修复分析经验
深入理解SRAM、ROM、寄存器文件及自定义嵌入式内存架构
在Vmin问题调试、硅后启动、硅后验证、良率调试、失效分析及RMA调试方面具备深厚专长
熟练掌握Verilog/SystemVerilog及脚本语言（Python、Perl或Tcl）
了解IEEE 1149.1、IEEE 1500和IEEE 1687标准
工作职责
开发与优化Mbist及内存测试架构
主导所定义架构与方法论的硬件实现
为SRAM、寄存器文件、ROM及自定义嵌入式内存开发与优化MBIST控制器
基于内存架构与产品需求定义并实施标准及自定义MBIST算法
与内存编译器及IP团队协作以理解内存内部结构并优化测试架构
主导MBIST交付物的流片签核
调试与Vmin相关的内存故障，并优化低压操作的测试方法
主导硅后启动、内存诊断与失效分析
通过分析制造测试数据识别系统性内存故障，推动良率提升
通过RMA调试与根本原因分析支持客户退回设备
为不支持标准MBIST实现的内存开发自定义诊断算法
主导跨职能团队的技术评审
与设计、物理设计、产品工程、可靠性及ATE团队紧密合作，解决硅后问题并提升产品质量
优先资格
具备先进工艺节点（7nm、5nm、3nm或更低）经验
拥有自定义内存架构与非标准MBIST实现的扎实背景
有领导DFT团队并将硅后调试推进至量产的实战经验
出色的解决问题能力、技术领导力及跨部门沟通技巧
AI 洞察
优缺点分析
优点
- 接触7nm及以下先进工艺节点，技术壁垒高
- 跨国企业平台提供稳定的项目资源与全球协作网络
- 技术领导力培养路径清晰
- 硅后调试与良率优化对问题解决能力要求严苛
- 适合在半导体DFT领域深耕多年、具备扎实底层硬件功底与技术领导力的资深工程师
缺点 / 挑战
- 年以上经验门槛极高，竞争压力大
- 跨部门协作频繁，沟通成本较高
角色解读
- 可向首席DFT架构师或技术总监方向发展
- 也可横向拓展至系统级测试或芯片整体质量保障领域
- 负责复杂SoC芯片的内存内建自测（MBIST）架构设计与硬件实现
- 主导硅后调试、良率提升与失效分析
- 带领DFT团队完成从架构定义到流片签核的全流程
- 精通MBIST架构与结构化DFT方法论
- 熟练掌握Verilog/SystemVerilog及脚本编程
- 具备深厚的SRAM/内存架构知识与硅后验证经验
申请策略
- 准备详细的过往项目案例，特别是流片失败排查与良率攻关经历
- 提前了解思科在AI基础设施领域的硬件布局
- 突出MBIST控制器设计、先进工艺节点调试及团队管理经验
- 量化良率提升与失效分析成果
- 详细列出掌握的DFT标准协议与脚本工具
- 强化SystemVerilog高级特性与自动化脚本编写能力
- 关注先进制程内存测试新技术
- 提升跨文化团队管理与技术评审能力
面试指南
- 采用STAR法则描述项目背景、任务、行动与结果
- 针对技术问题，展示从现象到根因的逻辑推导过程
- 强调数据驱动决策与跨团队协作的价值
- 请分享一个你主导的MBIST架构优化案例及其带来的良率提升效果
- 遇到Vmin失效时，你的调试思路是什么？如何定位是工艺问题还是设计问题？
- 如何平衡测试覆盖率与测试时间/成本？
- 复习IEEE 1149.1/1500/1687核心标准
- 准备2-3个完整的硅后Debug案例
职位点评
薪资福利75
成长发展85
工作生活60
使命价值70
薪资福利
75中等
薪资处于新竹半导体行业中上水平，跨国企业福利体系完善，但具体薪酬未披露。
薪资信号未披露（AI估算：3.5千–6.0万/月）
成长发展
85较高
涉及7nm及以下先进工艺与前沿MBIST技术，技术成长空间大，且明确提及团队领导职责。
技术前沿前沿/新兴技术
技术栈MBIST、DFT、Verilog、SystemVerilog、Python、Perl、Tcl、IEEE 1149.1
业务类型ambiguous
工作生活
60中等
硬件研发岗位通常需现场办公，工作强度随流片节点波动，JD未明确提及弹性工时或WLB政策。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
公司愿景聚焦AI时代基础设施连接与安全，具有明确的社会价值导向，但技术岗位的直接社会影响力较间接。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号revolutionizing how data and infrastructure connect and protect organizations in the AI era
创新程度积极采用新技术
思科 的其他在招职位
相似职位推荐
Watch Jobs